英特尔公司专利技术

英特尔公司共有18493项专利

  • 根据一个实施例,本发明公开了一种存储器单元。存储器单元包括第一PMOS晶体管,耦合到所述第一PMOS晶体管的第一NMOS晶体管,第二PMOS晶体管和耦合到第二PMOS晶体管的第二NMOS晶体管。第一和第二PMOS晶体管接收偏压控制信号。
  • 用一个含碳分界表面层(20)可形成一个相变存储器单元(10),该含碳分界表面层(20)加热一种相变材料(24),在一个实施例中,通过形成该相变材料(24)与该含碳分界表面层(20)相接触,在一个给定的电流和温度的条件下,可施加到该相变材...
  • 一种多级单元存储器,它使用的一种结构是,不同字的各个二进制位被存入同一多级存储器单元。这可以改进存取时间,因为在该字被输出以前不必读出两个单元。因此,可以通过消除存取链的串行元件而改善存取时间。
  • 本发明提供一种用于最大化DRAM存储器带宽的系统和方法。该系统包括存储多个数据单元的多个缓冲器,与该缓冲器耦合的选择器,用于选择缓冲器将数据单元存储于其中,以及与该缓冲器耦合的逻辑,以根据其中存储有数据单元的缓冲器调度相对应的多个存储体...
  • 一种在存储模块上寻址存储装置的方法,其特征在于,包括:确定命令是否已被发送至存储模块;如果命令已发送,则进入评估状态;在评估状态中,确定是否已为存储装置发出识别信号以便开始操作;以及如果识别信号指示存储装置将 ...
  • 一种动态随机存取存储器(DRAM)的刷新端口。
  • 描述了一种方法,所述方法需要从非易失储存或存储器资源读信息。所述信息是阈值或可以从其计算出阈值的信息。针对被认为是系统存储器所经受的工作环境,特别定制所述信息。所述方法还需要使存储器控制器采用所述阈值,以便控制所述存储器执行活动的速率。...
  • 用于在将存储器装置耦合到涉及该存储器装置的存储器控制器的总线上没有活动的时间内独立于存储器控制器对存储器装置内的存储器单元的行实施刷新操作的装置和方法。
  • 存储器装置和方法选择性地将第一通道映射到第二通道。存储器代理可以使用不同的通道映射来传送训练和返回序列。可以分析所述返回序列来识别故障的通道。描述了其他的实施方案并且主张对它们的权利要求。
  • 一种存储器(100),包括相变存储元件(130)以及串联连接的第一(125)和第二(120)选择器件。第二选择器件(120)具有比第一选择器件(125)更高的阻抗和更大的阈值电压。在一个实施例中,第一选择器件可以具有基本上等于其保持电压...
  • 产生具有多个连接到存储器总线的动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)的存储模块的装置和方法,每个DRAM或SDRAM设备均通过传输信号(TS)线连接到存储器总线。该存储器总线包括至少一个具有连接到该TS线、...
  • 本文描述用于修复高速缓存存储器/阵列的方法和装置。高速缓存包括多个行,并且在逻辑上可见呈多个列。耦合到该高速缓存的修复高速缓存包括映射到每个在逻辑上可见的列的修复位。修复模块基于任何个别因素或因素组合来确定列中待修复的坏位,这些因素如高...
  • 本文主要描述用于提供闪存设备关联的读访问控制系统的方法和装置的实施例。其它实施例可被描述且要求其权益。
  • 本发明的实施例概要地针对用于存储器技术的可靠性、可用性、可服务性解决方案的系统、方法和设备。在一些实施例中,主机在初始化期间确定存储器子系统的配置。主机至少部分地根据存储器子系统的配置来选择写循环冗余码(CRC)机制和读CRC机制。描述...
  • 说明了降低存储器老化效应的方法和装置,在一种实施例中,在第一时间段期间将数据的修改版本存储在存储单元的部分中。
  • 本发明的实施例总体上涉及在双数据速率存储系统中使用数据加扰来抑制电源噪声的系统、方法和装置。在一些实施例中,集成电路包括用于将数据发送到一个或多个存储设备的发送数据通路。该发送数据通路可以包括并行产生彼此不相关的N个伪随机输出的加扰逻辑...
  • 本发明公开了一种带有一交叉耦合晶体管(Q10,Q11)和一对传递门(Q12,Q13)的四-晶体管存储单元。在位线预充电期间,四晶体管存储单元通过位线(BL,BL#)和内结点(90,92)之间输送电荷而被刷新。
  • 确定具有两种以上可能状态的存储单元的状态的方法和装置得以公开。在第一实施方案中,具有n种状态的快擦单元(401),其中n是2的乘方,其状态通过把所选存储单元的阈值电压Vt有选择地和(n-1)个参考电压进行比较而得到确定。对每两种状态使用...
  • 公开了用于对一个具有存贮了n个二进制比特的存储器单元(B0-B15)的存储器设备进行读出和写入访问的读出路径和写入路径体系结构。“基于输出”的体系结构为每个比特提供一个输出,这样每个被选存储器单元(30和35)映射到n个输出(D0-D1...
  • 公开一个具有存贮单元(200)的存贮器系统,此存贮单元用于存储多阈级中的一个以使每单元的存贮多于一位。此存贮系统包含一开关控制(205),允许选择一个包括一个多级单元模式和标准单元模式的操作模式。此存贮系统还包括一读电路,用来当用标准单...