英特尔公司专利技术

英特尔公司共有18493项专利

  • 本发明可形成具有更高列平台裕量的相变存储器。在一个方案中,通过增大电极的高度,可增大列平台裕量。例如,由两种异类材料制成的电极,其中一种材料(22)包括氮化物,并且另一材料(22A)不包括氮化物。在另一方案中,使用了硬掩膜(24),它与...
  • 一种芯片封装包括作为隔离部结构布置在芯片封装内管芯表面上的射频识别(RFID)标签。一种方法包括将RFID隔离部结构装配到诸如存储器或逻辑的至少一个芯片上。一种计算系统包括在芯片封装中的RFID隔离部结构。
  • 一种芯片封装,其包括设置于第一管芯和第二管芯之间的微带间隔体。所述微带间隔体包括作为所述第一管芯和第二管芯的中的至少一个的接地平面的导电平面。一种方法,包括以第一时钟速度操作第一管芯,而以第二时钟速度操作第二管芯。一种系统,包括带有微带...
  • 本发明的实施例是一种制备封装基板的技术。封装基板包括顶部基板层、阵列电容器和底部基板层。该顶部基板层嵌有微过孔。所述微过孔占据微过孔区,并且在所述顶部基板层之间提供电连接。将所述阵列电容器结构设置成与微过孔区接触。所述阵列电容器结构电连...
  • 加于焊球的震动负荷可通过与焊球一起提供粘弹性材料而得以减缓。该粘弹性材料可减弱加于焊球的震动负荷并降低焊球与封装件其余部分之间的失效率。
  • 根据一些实施例,提供了一种方法、设备和系统。在一些实施例中,所述方法包括:在衬底的表面上提供阻焊材料;在阻焊材料的顶部上施加掩模材料;对位于穿过阻焊材料和掩模材料二者形成的开口中的焊料进行回流;以及在对所述焊料进行回流之后去除所述掩模材料。
  • 本发明的实施方案是互连技术。制备碳纳米管(CNT)。形成含有预定体积分数的CNT和钎料的CNT钎料复合浆料。
  • 本发明的实施例是一种互连技术。在管芯上形成纳米结构凸点。纳米结构凸点具有限定纳米尺寸的开口的模板以及从该纳米尺寸的开口延伸出来的纳米线。经由所述纳米结构凸点将所述管芯附着到基板。
  • 本发明描述了增强型晶体管,其中在源极和漏极区中使用了Ⅲ族-N化合物,从而将拉伸应变施加到沟道上。源极和漏极区可以是凸起的或嵌入的,并且与p沟道晶体管的凹陷或凸起的压缩区域一起形成。
  • 一种包括微通道结构的装置,微通道结构具有形成在其中的微通道。微通道用来输送冷却剂,且其被有意靠近集成电路,以便将热量从集成电路传输给冷却剂。该装置还包括位于微通道结构上的盖子。盖子具有形成在其中的直角通道,以便在位于盖子较低水平表面上的...
  • 在散热器上附着焊料。所述焊料在低于约120℃的第一温度下第一回流。所述焊料在使得第一回流焊料具有升高的第二回流温度的温度下第二热老化。热老化处理导致将焊料用作热介面材料的芯片中的压应力降低。所述焊料具有可回流且无需使用有机焊剂而附着于芯...
  • 一种装置包括:在衬底上形成的第一扩散,第一扩散包括一对沟道,每个沟道将源极与漏极分开;在衬底上形成的第二扩散,第二扩散包括将源极与漏极分开的沟道;在衬底上形成的第一栅电极,其中第一栅电极与第一扩散上的所述对沟道其中之一交叠以形成通栅晶体...
  • 一种开放式位线的动态随机存取存储器(DRAM)结构,它使用了多层位线配置,以减小器件内开关位线之间的耦合。在一种方式中,一排DRAM单元中的每个后续单元都连接到一个不同于这排单元内前一个单元的金属化层上的位线段上。为了进一步减小噪声耦合...
  • 一种开放式位线的动态随机存取存储器(DRAM)结构,它使用了多层位线配置,以减小器件内开关位线之间的耦合。在一种方式中,一排DRAM单元中的每个后续单元都连接到一个不同于这排单元内前一个单元的金属化层上的位线段上。为了进一步减小噪声耦合...
  • 本发明的一些实施例实现一种具有多栅极的器件。其金属栅极凹部内的应力材料可以在该器件沟道区内造成应力,从而改进该器件的性能。
  • 一种芯片封装包括设置于该芯片封装中管芯背侧表面上的电介质层下方的射频无源器件层。管芯有源表面和射频无源器件层之间的感应环路较小,因为任何射频无源器件都直接位于管芯占地区的下方。一种组合射频无源器件层的方法包括管芯级和板级射频无源器件层。...
  • 描述了Ⅲ-Ⅴ族半导体器件及制造方法。通过硫族化物区域将高k电介质与限制区域对接。
  • 描述了用替代栅工艺形成的三栅晶体管的制造。在一个实施例中,使用氮化物伪栅,允许直接与伪栅相邻的外延源区和漏区的生长。这减小了外电阻。
  • 本发明提供的制品包括嵌入焊接掩模中的顶部电极。制品包括核心结构上的顶部电极。形成顶部电极的工艺包括减小焊接掩模厚度,并在减小厚度的焊接掩模上形成顶部电极。形成顶部电极的工艺包括在处于核心结构的形成图案部分中的高K电介质上形成顶部电极。
  • 描述了用于制造非平面多角部晶体管结构的过程。具有在其顶表面上的掩模的半导体材料的鳍部形成在第一绝缘层上。第二绝缘层形成在鳍部上而暴露了掩模的顶表面,其中保护层沉积在鳍部和第二绝缘层之间。然后,去除掩模且在鳍部上邻近保护层形成隔离物。具有...