英特尔公司专利技术

英特尔公司共有18493项专利

  • 本发明提供了一种集成电路,其具有可工作在不同电压上的微处理器核和存储器模块。电压调节器位于该集成电路之外或被设计为该集成电路的一部分,它生成两个电压。对用于微处理器核的工作电压进行选择,以满足功率和性能要求,同时对用于存储器模块的工作电...
  • 本发明属于存储设备体系结构领域。更具体地说,本发明提供了使用一组字线来访问一行存储单元的方法、装置、系统以及机器可读介质。
  • 本发明公开了一种系统,其包括处理器和快闪存储器模块,该快闪存储器模块可接收足以对存储器单元进行读取的工作电压。待用振荡器可产生提供到封装内电源模块的第一信号以及提供到调节器模块的具有更高频率的第二信号。所述第一信号可控制在第一电容器(1...
  • 简单地说,根据本发明的实施例,提供了一种对多级单元(MLC)相变材料进行编程的方法和装置。通过设置施加于所述材料的电流信号的下降时间,将所述材料编程为多种状态中的一种希望的状态。
  • 一种用于存储器设备的存储器控制器和方法避免了在片选信号被反断言时将地址和/或预选控制线的状态返回空闲。预选控制信号选自发送给存储器设备的、并且在片选信号被反断言时被存储器设备忽略的控制信号。通过不返回空闲,减少了由信号线的翻转引起的功率...
  • 编程非易失存储器器件包括识别数据缓冲器中用于存储多个阈值电压电平中特定一个的地址,每一个电平由唯一的信号模式表示,然后对与所识别的地址相关联的阵列存储器单元施加脉冲以将阵列存储器单元编程为所述特定的阈值电压电平。对每一个阈值电压电平重复...
  • 本发明公开了一种闪存存储器设备,其能够将写周期以及一个或多个后续写周期解释为包括一个或多个具体闪存存储器命令的通用命令。该闪存存储器设备包括状态机,所述状态机能够识别通用命令,将具体闪存存储器命令写到缓冲器,以及顺序地获取、解释并执行被...
  • 通过在读取之后以一种抵消对于与寻址位相关的位线中比特的极性的任何影响的方式写回数据,可降低在聚合物存储器中出现的写干扰。例如,每次写回数据时,它的极性可以交替改变。在另一个实施例中,可随机改变极性。
  • 通过将单元电压和单元电流提高到编程阈值水平,然后将其降低到在它们的编程水平之下的静态水平,结构相变存储器中的单元被编程。然后施加预充电脉冲,该预充电脉冲提高被选择的单元的位线电压,而不将单元电压和单元电流提高到它们的编程水平。然后,单元...
  • 一种多电平单元存储器(30)可以包括至少两个状态位,可以通过检验该状态位确定电力损失发生之后是否成功执行了写操作。
  • 一种用于访问存储器的方法和装置,包括监视来自硬件预取器的存储器访问;确定来自硬件预取器的存储器访问是否被乱序核心使用;以及如果由硬件预取器生成的一个百分比的存储器访问被乱序核心所使用,则将存储器访问从第一模式切换到第二模式。
  • 根据一个实施例,串行读出方案可被用来读出存储在多级单元上的信息。单元中该信息的最高有效位可首先读出。最高有效位信息可被用来确定至少两个参考电平中的哪个用来确定该单元的最低有效位。
  • 一种具有CMOS晶体管的集成电路,该CMOS晶体管加工成具有不同的栅氧化物厚度。具有较薄栅氧化物的晶体管可用于生成数据值,所述数据值可由具有较厚栅氧化物的晶体管存储。较厚的栅氧化物在系统备用状态下可减少栅极漏电流。
  • 本发明描述了存储器模块、存储器系统以及计算设备,它们包括用于缓冲存储器器件(114)的信号的存储缓冲器器件(120)。在一些实施方案中,存储缓冲器器件(120)被堆叠在其他存储缓冲器器件(120)之上,以减少该存储缓冲器器件(120)的...
  • 一种装置,包括:    非易失性存储器阵列;和    节电电路,所述节电电路在对所述非易失性存储器阵列的输入端上没有活动的情况下,将所述非易失性存储器阵列置入待机模式。
  • 提供了一种并行查找存储器(PLM)。PLM包括具有多个CAM条目的内容可寻址存储器(CAM)阵列。每个CAM条目具有至少两个存储位置,所述位置之一包括值匹配逻辑。PLM还包括PLM控制器,其响应于外部命令,将搜索值应用于CAM条目的一个...
  • 本发明公开了一种供电系统、电路板、和计算机,以及为电路元件供电的方法。该供电系统包括两个或更多连接到电路元件上的电压源。一个电压源的电压输出可以与电路元件上多个电源和返回连接端中的一部分相连,另一个电压源的电压输出可以与该多个电源和返回...
  • 当计算机系统中的处理器处于低功率模式时,通过减少耦合到处理器的存储器的一个或多个组件的功耗及通过减少耦合到的存储器的一个或多个控制器组件的功耗可以进一步减少计算机系统的功耗。所述处理器和控制器设备可以共享所述存储器。
  • 一种使源同步时钟参考信号(DQS)的延迟最优化的方法,其包括:    设定初始测试模板、地址寄存器、DQS延迟以及参考电压;    将该初始测试模板写入由该地址寄存器指定的存储单元,用以形成存储的测试模板;    从由该地址寄存器指定的...
  • 本发明公开了一种技术,用于在标志信号上编码预充电命令,所述标志信号被用于执行向DRAM及从其进行的数据传输。