使用多个命令周期的闪存存储器访问制造技术

本发明专利技术公开了一种闪存存储器设备，其能够将写周期以及一个或多个后续写周期解释为包括一个或多个具体闪存存储器命令的通用命令。该闪存存储器设备包括状态机，所述状态机能够识别通用命令，将具体闪存存储器命令写到缓冲器，以及顺序地获取、解释并执行被缓冲的闪存存储器命令。所述状态机可以被配置成执行状态机算法的微控制器，并且可以被重新编程来纠正设计错误或者向闪存存储器设备增加新功能。状态机算法可以被存储在闪存存储器设备中，并且可以被更新来以不同的方式解释相同的写周期数据。因此，可以在状态机的硅已经被设计和开发很长时间之后，为该状态机开发新功能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及闪存存储器设备以及用于命令和控制闪存存储器设备的方法和装置。
技术介绍
闪存存储器是允许用户电编程和擦除信息的固态非易失性存储器设备。闪存存储器设备通常支持读和写周期两者，它们分别允许从闪存存储器读取数据和将数据编程到其中。在最早的闪存存储器设备中，必须由CPU或其他外部处理器小心地控制闪存存储器之内的数据和地址总线，以执行即使是最简单的任务，例如向闪存存储器单元写数据或从其读数据。随着闪存存储器设备的成熟，通过将状态机包含到闪存存储器设备中已经使外部处理器解除了这种负担。状态机是这样一种逻辑设备，其当前状态或状况由其先前的状态或状况确定。状态机所接收的每个命令不仅确定状态机将采取的动作(取决于其当前状态)，而且确定状态机将拥有的下一个逻辑状态。状态机可以实现为硬连线逻辑设备，或者实现为被配置来执行状态机算法的微控制器。在闪存存储器设备中包含状态机，允许闪存存储器设备在没有外部处理器控制的情况下，自主地执行如编程和擦除数据的简单任务。于是，外部处理器可以向闪存存储器设备发出高级命令，并且该设备中的状态机可以自主地解释该命令，并运行执行该命令所必需的任务。当状态机执行本文档来自技高网...

【技术保护点】
一种闪存存储器设备，包括：缓冲器，所述缓冲器被配置来存储在一个或多个写周期中被写到所述闪存存储器设备的具体闪存存储器命令或数据；状态机，所述状态机被耦合到所述缓冲器，并且被配置来将第一写周期解释为通用命令并将来自一个或多个后 续写周期的数据存储在所述缓冲器中，所述状态机还被配置来在将最后的写周期解释为确认命令后，就顺序地获取、解释并执行所述缓冲器中作为一个或多个具体闪存存储器命令的数据；和闪存存储器阵列，所述闪存存储器阵列被可操作地耦合到所述状态机，并且 被配置来存储并获取在所述一个或多个具体闪存存储器命令中所指出的原始数据。

【技术特征摘要】
US 2002-1-4 10/038,7541.一种闪存存储器设备，包括缓冲器，所述缓冲器被配置来存储在一个或多个写周期中被写到所述闪存存储器设备的具体闪存存储器命令或数据；状态机，所述状态机被耦合到所述缓冲器，并且被配置来将第一写周期解释为通用命令并将来自一个或多个后续写周期的数据存储在所述缓冲器中，所述状态机还被配置来在将最后的写周期解释为确认命令后，就顺序地获取、解释并执行所述缓冲器中作为一个或多个具体闪存存储器命令的数据；和闪存存储器阵列，所述闪存存储器阵列被可操作地耦合到所述状态机，并且被配置来存储并获取在所述一个或多个具体闪存存储器命令中所指出的原始数据。2.如权利要求1所述的设备，还包括非易失存储器；和微序列器，所述微序列器被可操作地耦合到所述状态机，并且被配置来响应于从所述状态机接收到的信号，而取出并执行被存储在所述非易失存储器中的微代码。3.如权利要求2所述的设备，其中所述非易失存储器是所述闪存存储器阵列。4.如权利要求2所述的设备，其中所述状态机和所述微序列器被硬连线来总是将预定的写周期解释为相同的闪存存储器命令。5.如权利要求2所述的设备，其中所述状态机和所述微序列器被配置成被配置来执行状态机程序的微控制器。6.如权利要求5所述的设备，其中所述状态机程序被存储在所述非易失存储器中。7.如权利要求6所述的设备，其中所述状态机程序是可更新的，并且所述状态机被配置来将预定写周期解释为可编程地更新的闪存存储器命令。8.一种用于闪存存储器命令提取的方法，包括将在第一写周期中接收到的数据解释为通用闪存存储器命令；将在第二写周期中接收到的数据解释为，要作为具体闪存存储器命令被存储的后续写周期的数量N；接收并在缓冲器中存储所述N个后续写周期；以及当接收到可以被解释为确认命令的最后的写周期后，就获取、解释并执行被存储在所述缓冲器中的所述N个具体闪存存储器命令。9.如权利要求8所述的方法，还包括当接收到不能被解释为确认命令的最后的...

【专利技术属性】
技术研发人员：兰斯多弗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]