使用多个命令周期的闪存存储器访问制造技术

本发明专利技术公开了一种闪存存储器设备，其能够将写周期以及一个或多个后续写周期解释为包括一个或多个具体闪存存储器命令的通用命令。该闪存存储器设备包括状态机，所述状态机能够识别通用命令，将具体闪存存储器命令写到缓冲器，以及顺序地获取、解释并执行被缓冲的闪存存储器命令。所述状态机可以被配置成执行状态机算法的微控制器，并且可以被重新编程来纠正设计错误或者向闪存存储器设备增加新功能。状态机算法可以被存储在闪存存储器设备中，并且可以被更新来以不同的方式解释相同的写周期数据。因此，可以在状态机的硅已经被设计和开发很长时间之后，为该状态机开发新功能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及闪存存储器设备以及用于命令和控制闪存存储器设备的方法和装置。
技术介绍
闪存存储器是允许用户电编程和擦除信息的固态非易失性存储器设备。闪存存储器设备通常支持读和写周期两者，它们分别允许从闪存存储器读取数据和将数据编程到其中。在最早的闪存存储器设备中，必须由CPU或其他外部处理器小心地控制闪存存储器之内的数据和地址总线，以执行即使是最简单的任务，例如向闪存存储器单元写数据或从其读数据。随着闪存存储器设备的成熟，通过将状态机包含到闪存存储器设备中已经使外部处理器解除了这种负担。状态机是这样一种逻辑设备，其当前状态或状况由其先前的状态或状况确定。状态机所接收的每个命令不仅确定状态机将采取的动作(取决于其当前状态)，而且确定状态机将拥有的下一个逻辑状态。状态机可以实现为硬连线逻辑设备，或者实现为被配置来执行状态机算法的微控制器。在闪存存储器设备中包含状态机，允许闪存存储器设备在没有外部处理器控制的情况下，自主地执行如编程和擦除数据的简单任务。于是，外部处理器可以向闪存存储器设备发出高级命令，并且该设备中的状态机可以自主地解释该命令，并运行执行该命令所必需的任务。当状态机执行这些任务时，其可以设置状态寄存器中的位，所述位可以由外部处理器监控来确定该命令的执行状态。当前，被包含进闪存存储器设备的状态机由设备设计硬连线，以自主地将预定写周期解释为命令，并执行硬连线的或预定的算法来完成这些命令。于是，当前可用的闪存存储器设备仅仅能够解释已经被逻辑上设计到其状态机中的、有限数量的预定命令。当为闪存存储器设备开发出要求新命令的新特征时，就必须特别设计和开发新的状态机来解释和执行新命令。每次开发出闪存存储器设备的新命令就开发新的状态机是耗时的过程，其不灵活而且易有逻辑设计错误。附图说明图1是图示用于发出和解释闪存存储器命令的现有技术方法的图。图2是图示用于解释闪存存储器命令的闪存存储器命令提取方法的图。图3是能够使用所述闪存存储器命令提取方法来解释命令的闪存存储器设备的示意图。各个附图中类似的标号表示类似的元件。具体实施例方式图1是示出了现有技术方法的示图，通过该现有技术方法，外部处理器可以向现有的闪存存储器设备发出命令。如前所述，现有技术闪存存储器设备包含状态机，所述状态机被硬连线来接收并解释作为命令来自外部处理器的某些预定写周期。当状态机接收并解释作为命令的预定写周期时，其通过硬连线算法来运行执行该命令所必需的各个子任务。运行这些子任务经常要求执行闪存存储器设备中的原语功能，例如锁存和释放某个地址或数据线。如果该状态机实现为硬连线的逻辑设备，则这些原语功能可以由状态机自己来执行，或者可以由被安装到状态机并被其控制的嵌入式微序列器来执行。嵌入式微序列器被配置成执行预定的、存储在内部的微代码，以运行执行外部处理器的预定命令所必需的原语功能。图1示出了现有状态机将预定写周期解释为命令的现有技术方法的示例。如图所示，外部处理器可以通过向闪存存储器设备写入擦除命令序列，来从现有技术闪存存储器设备中擦除数据。该擦除命令序列由以下组成被解释为擦除建立命令101的第一预定写周期、以及紧接着的被解释为擦除确认命令102的第二预定写周期。类似地，外部处理器可以通过向闪存存储器设备写入编程命令序列，来将数据编程到闪存存储器设备中。编程命令序列由以下组成被解释为编程建立命令110的第三预定写周期、以及紧接着的被解释为编程确认命令111的第四预定写周期。图2是公开了一种改进方法的示图，通过该方法闪存存储器设备命令可以以一个或多个写周期被发送到闪存存储器设备并被其解释。诸如图3中所示闪存存储器设备300的改进闪存存储器设备，可以被配置来接收并解释作为通用命令220来自外部处理器的写周期。在通用命令220之后可以是接着的一个或多个包含数据的写周期，其由闪存存储器设备300解释为一个或多个具体的闪存存储器命令。具体而言，在通用命令220的写周期之后可以是可以被解释为跟随的写周期的数量或字节数221的写周期；可以被解释为嵌入在通用命令220中的具体闪存存储器命令222-224的一个或多个写周期；以及可以被解释为确认命令225的写周期。确认命令225可以被用来验证具体闪存存储器命令222-224的传递，并可用来启动对具体闪存存储器命令222-224的解释和执行。具体闪存存储器命令222-224可以包括诸如擦除命令或编程命令的命令指令或序列，以及与该命令指令或序列相关联的任何数据，例如要存储在闪存存储器设备300中的地址数据或原始数据。参考图3，闪存存储器设备300是具有状态机310的设备，状态机310可以被配置来从外部处理器或控制器接收写周期，并将该写周期解释为图2中所公开的通用命令220。当识别出通用命令220时，状态机310可以被配置来接收第二写周期，并将第二写周期解释为字节数221(参见图2)，字节数221表示要存储在缓冲器314中的后续写周期的数量N。状态机310还可以被配置来从外部处理器接收接着的N个写周期并将其存储在缓冲器314中。最后，状态机310可以被配置来从外部处理器接收最后的写周期。如果状态机310将最后的写周期解释为确认命令225(参见图2)，那么状态机310可以被配置来顺序地获取、解释并执行作为具体闪存存储器命令222-224存储在缓冲器314中的数据。如前所述，闪存存储器命令222-224可以被解释为诸如擦除或编程命令的命令指令，以及诸如地址数据或原始数据之类的与该命令指令相关联的数据。但是，如果状态机310不将最后的写周期解释为确认命令225，那么状态机310可以被配置来向状态寄存器313写入错误消息，并擦除或忽略缓冲器314的内容。闪存存储器设备300包括多个控制线301、地址线302和数据线303，它们允许闪存存储器设备300与外部设备控制器或处理器(未示出)传递和共享数据。外部处理器或控制器可以以写周期的形式向闪存存储器设备300发出命令，并且可以在状态寄存器313中监控所发出命令的状态，其中这些写周期被状态机310解释为命令。外部处理器和闪存存储器设备300之间的数据流可以经由输入/输出(“I/O”)控制逻辑312被控制。I/O控制逻辑312由控制线301控制，并可以被配置来有选择地通过设备数据线303将输入缓冲器320或输出缓冲器321连接到外部处理器。取决于控制线301的状态，I/O控制逻辑312或者允许输入缓冲器320锁存来自数据线303的数据，或者在数据线303上断言来自输出缓冲器321的数据。状态机310还部分地被控制线301控制。在某些控制状态下，状态机310可以被配置来通过输入缓冲器320从外部处理器接收写周期，并将这些写周期解释为命令。被解释的命令可以是诸如擦除和编程命令的具体闪存存储器命令指令，或者可以是图2中所公开的通用命令220。无论如何，所接收到的写周期和被解释的命令可以包括最终被写到闪存存储器阵列330的原始数据。除了从输入缓冲器320接收写周期之外，在某些状态下状态机310还可以被配置来从地址锁存器340接收地址数据。状态机310由其状态机算法配置来将接收自外部处理器的写周期解释为命令，并执行这些命令。状态机算法允许状态机310自主地运行执行这些外部处理器命令本文档来自技高网...

【技术保护点】
一种闪存存储器设备，包括：缓冲器，所述缓冲器被配置来存储在一个或多个写周期中被写到所述闪存存储器设备的具体闪存存储器命令或数据；状态机，所述状态机被耦合到所述缓冲器，并且被配置来将第一写周期解释为通用命令并将来自一个或多个后 续写周期的数据存储在所述缓冲器中，所述状态机还被配置来在将最后的写周期解释为确认命令后，就顺序地获取、解释并执行所述缓冲器中作为一个或多个具体闪存存储器命令的数据；和闪存存储器阵列，所述闪存存储器阵列被可操作地耦合到所述状态机，并且 被配置来存储并获取在所述一个或多个具体闪存存储器命令中所指出的原始数据。

【技术特征摘要】
US 2002-1-4 10/038,7541.一种闪存存储器设备，包括缓冲器，所述缓冲器被配置来存储在一个或多个写周期中被写到所述闪存存储器设备的具体闪存存储器命令或数据；状态机，所述状态机被耦合到所述缓冲器，并且被配置来将第一写周期解释为通用命令并将来自一个或多个后续写周期的数据存储在所述缓冲器中，所述状态机还被配置来在将最后的写周期解释为确认命令后，就顺序地获取、解释并执行所述缓冲器中作为一个或多个具体闪存存储器命令的数据；和闪存存储器阵列，所述闪存存储器阵列被可操作地耦合到所述状态机，并且被配置来存储并获取在所述一个或多个具体闪存存储器命令中所指出的原始数据。2.如权利要求1所述的设备，还包括非易失存储器；和微序列器，所述微序列器被可操作地耦合到所述状态机，并且被配置来响应于从所述状态机接收到的信号，而取出并执行被存储在所述非易失存储器中的微代码。3.如权利要求2所述的设备，其中所述非易失存储器是所述闪存存储器阵列。4.如权利要求2所述的设备，其中所述状态机和所述微序列器被硬连线来总是将预定的写周期解释为相同的闪存存储器命令。5.如权利要求2所述的设备，其中所述状态机和所述微序列器被配置成被配置来执行状态机程序的微控制器。6.如权利要求5所述的设备，其中所述状态机程序被存储在所述非易失存储器中。7.如权利要求6所述的设备，其中所述状态机程序是可更新的，并且所述状态机被配置来将预定写周期解释为可编程地更新的闪存存储器命令。8.一种用于闪存存储器命令提取的方法，包括将在第一写周期中接收到的数据解释为通用闪存存储器命令；将在第二写周期中接收到的数据解释为，要作为具体闪存存储器命令被存储的后续写周期的数量N；接收并在缓冲器中存储所述N个后续写周期；以及当接收到可以被解释为确认命令的最后的写周期后，就获取、解释并执行被存储在所述缓冲器中的所述N个具体闪存存储器命令。9.如权利要求8所述的方法，还包括当接收到不能被解释为确认命令的最后的...

【专利技术属性】
技术研发人员：兰斯多弗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]