当解释数据信号通过存储器模块和控制器模块之间时校正存储器模块电源和存储器控制器电源之间的电压差。通过由存储器模块生成的参考电压或者控制器电源电压来提供校正，使得如果由所述存储器模块或控制器发送的数据信号电压幅度由于电源电压的改变而发生变...

揭示了生成芯片选择字（１３２）的机器可读的介质、方法和装置。在一个实施例中，当处于解码的芯片选择模式中时，地址译码器（１３０）可生成解码的芯片选择字，以选择存储器设备（１２４）。当处于未解码的芯片选择模式中时，地址译码器也可以生成未解码...

一种读取偏置方案可以用于包括硫属化物存取器件和硫属化物存储元件的相变存储器。通过适当的读取偏置方案能够达到合乎要求的读取裕度。在一些情况下，这可以导致较优的产量、较高的可靠性和极低的成本。

提供了一种聚合物存储器及其制造方法。聚合物存储器的一个多层结构具有两组字线和在所述字线之间的一组位线。每一组字线中的字线具有彼此间隔开第一距离的中心线，并且位线具有彼此间隔开第二距离的中心线，所述第二距离小于所述第一距离。制造三层线需要...

根据存储器器件内的每一行存储单元是否被标记为有数据要保留，选择性地刷新每一行存储单元的存储器器件、刷新逻辑和方法。

本发明的实施例提供一种存储器命令和地址（ＣＡ）总线体系结构，它可适应更高的ＣＡ数据输出频率，而且信号降级减小。对于本发明的一个实施例，ＣＡ信号被路由到双ＤＩＭＭ／通道存储器总线设计的两个双列直插存储模块（ＤＩＭＭ）中第一个。然后ＣＡ信号...

一种装置和方法，其用于隐式地发送命令以关闭存储装置内的存储单元行，以此作为用于开启存储装置内另一存储单元行的激活命令的发送的一部分。

提供和使用绝缘体组以使能通过与子阵列相关联的一行读出放大器进行存储器装置的存储体子阵列内存储器单元的至少一行的内容的高速缓存，从而通过使得与数据直接从存储器单元行读取相比数据从读出放大器行读取的读操作来使能更快速的访问，以读取该至少一行...

在一些实施例中，芯片包括第一和第二端口，用以分别提供第一和第二接收数据信号以及第一和第二接收选通信号。内部时钟信号具有与第一接收选通信号的固定相位关系且第二接收选通信号具有与内部时钟信号的任意相位关系。第一和第二写入块分别与第一和第二接...

在各个实施例中包括了用于缓冲存储器模块的方法和设备。在示例系统中，串行存在检测功能被包括在存储器模块缓冲器内，而非由安装在该存储器模块上的分离ＥＥＰＲＯＭ装置提供。各种实施例因此可提供成本节约、芯片放置以及信号路由选择简化，并在某些情形...

一种存储器装置，具有存储器单元，给所述存储器单元提供高于提供给存储逻辑的独立功率的独立电压功率，并且该存储器装置具有低功率状态，该低功率状态要求从所述逻辑的至少一部分移除功率，以使维护所述存储器单元中的内容的刷新操作继续进行，但是到所述...

本发明的实施方案包括接口到存储器的存储器控制器。在一个实施方案中，所述存储器控制器包括耦合到外部上拉电阻器的上拉校准端子，耦合到外部下拉电阻器的下拉校准端子，电压基准节点，耦合所述上拉校准端子和所述电压基准节点之间的第一开关，以及耦合在...

在本发明的一个实施方式中，提供一种存储器集成电路，包括存储器阵列、寄存器和耦合至寄存器的控制逻辑。在存储器集成电路中的存储器阵列存储数据。寄存器包括一个或多个位存储电路，以存储相同值的一个或多个相同位。控制逻辑响应存储在寄存器中的一个或...

存储器模块具有连接阵列。连接阵列被排列成行和列，从而有第一和第二外围列。第一和第二外围列中的连接可以互换以使基底上的双面模块放置最优化。

在本发明的一个实施例中，具有唯一位模式的写高速缓存线在起始地址被写入存储信道中的存储器。尝试启动通向存储信道中的存储模块的各个存储器集成电路的微区块存储器通道。在起始地址从存储信道中的存储器中读取读高速缓存线。读高速缓存线和写高速缓存线...

在本发明的一个实施例中，提供了存储器集成电路，包括在存储器阵列中有选择地访问存储单元的地址解码器；存储启动位和至少一个子信道选择位的模式寄存器；以及控制逻辑。控制逻辑被连接到多个地址信号线、地址解码器和模式寄存器。响应启动位和至少一个子...

本发明的实施方案通过在金属电极和聚合物铁电体层间的绝缘金属氮化物和／或金属氧化物层中产生过量空穴降低对聚合物铁电存储器器件中的聚合物铁电体层所产生的损害。金属氮化物和／或金属氧化物中的过量空穴俘获金属电极在ＡＣ偏置下注入的电子，否则所述...

产生具有多个连接到存储器总线的分支的存储模块的装置和方法，每个分支均包括至少一个通过至少一个传输信号（ＴＳ）线和／或至少一个子传输信号（ＳＴＳ）线连接到存储器总线的动态随机存取存储器（ＤＲＡＭ）设备或ＳＤＲＡＭ设备。该存储模块包括至少一...

描述了一种方法。所述方法包括在第一晶片上构造寻扫探针（ＳＳＰ）存储器件的微机电（ＭＥＭＳ）结构，并且在第二晶片上构造所述ＳＳＰ存储器件的ＣＭＯＳ和存储介质组件。

根据某些实施例，与一活动的操作有关的掉电恢复信息被存储在易失性存储器中。一旦检测到掉电条件，该掉电恢复信息就被复制到非易失性存储器。一旦电力恢复，就使用该掉电恢复信息来完成或恢复该被中断的操作。