【技术实现步骤摘要】
本专利技术的实施例总体上涉及一种存储器，并特别地涉及对支持微区块(tile)存储器访问存储子信道的存储模块和存储集成电路进行的检测。
技术介绍
在具有一致或一体化的存储器访问的存储器结构，通常称为一体化存储体系结构(UMA)中，处理器以及图形控制器共享系统存储器以降低成本。典型地，UMA存储结构可以优化为处理从处理器到系统存储器中的存储请求(读取/写入访问)。典型的UMA存储结构折衷由图形控制器做出的存储请求。现在，支持三维(3D)以及高分辨率的图形性能已经变得更为重要。在典型的UMA存储结构中，高速缓冲存储器应用固定的六十四(64)字节的高速缓存线来支持由处理器做出的存储请求以及由图形控制器做出的存储请求。UMA存储结构中典型的存储控制器具有一或两个存储信道。为了执行读取或写入访问，每一存储信道与每一存储模块共享一个地址总线中的全部地址线。典型的存储信道中的数据总线典型地为六十四(64)位宽，从而从存储器中同时访问给定地址的相邻数据的八(8)个字节。可以以不同的方式将数据总线的位路由选择至存储器模块，这些不同的方式取决于所应用的存储器类型以及存储器大小。当处...
【技术保护点】
一种方法，包括：在起始地址，将具有唯一位模式写高速缓存线写入存储信道中的存储器之中；尝试启动通向存储信道中的存储模块的每一存储集成电路的独立的子信道存储通道；请求在起始地址从存储信道中的存储器中读取读高速缓存线；将读高速缓存线和写高速缓存线的位模式进行比较以确定通向每一存储集成电路的独立的子信道存储通道是否被启动；以及 如果读高速缓存线和写高速缓存线的位模式不同，则通向存储信道中的存储模块的每一存储集成电路的独立的子信道存储通道被启动。
【技术特征摘要】
US 2005-6-30 11/172,7661.一种方法，包括在起始地址，将具有唯一位模式写高速缓存线写入存储信道中的存储器之中；尝试启动通向存储信道中的存储模块的每一存储集成电路的独立的子信道存储通道；请求在起始地址从存储信道中的存储器中读取读高速缓存线；将读高速缓存线和写高速缓存线的位模式进行比较以确定通向每一存储集成电路的独立的子信道存储通道是否被启动；以及如果读高速缓存线和写高速缓存线的位模式不同，则通向存储信道中的存储模块的每一存储集成电路的独立的子信道存储通道被启动。2.如权利要求1所述的方法，其中通向每一存储集成电路的独立的子信道存储通道是微区块存储通道。3.如权利要求1所述的方法，其中如果读高速缓存线的位模式和写高速缓存线的位模式相同，则在存储信道中的存储模块的每一存储集成电路中，独立的子信道存储通道不被支持，不能被启动。4.如权利要求1所述的方法，其中如果启动独立的子信道，则在请求读取读高速缓存线期间，由每一存储子信道中的存储器将起始地址翻译并解释为独立的地址。5.如权利要求1所述的方法，其中在尝试启动独立的子信道存储通道之前，从存储信道中的存储器中读取具有唯一位模式的写高速缓存线以检测存储器的误码。6.如权利要求5所述的方法，其中写高速缓存线的唯一位模式是存储测试模式。7.如权利要求5所述的方法，其中写高速缓存线的唯一位模式是步进1测试模式、步进0测试模式或它们的组合。8.如权利要求5所述的方法，其中写高速缓存线的唯一位模式是交错(checker-board)测试模式。9.一种方法，包括尝试启动通向存储信道中的存储模块的每一存储集成电路的微区块存储通道；在起始地址，将具有唯一位模式的写高速缓存线写入存储信道中的存储器之中；尝试禁止通向存储信道中的存储模块的每一存储集成电路的微区块存储通道；请求在起始地址从存储信道中的存储器中读取读高速缓存线；将读高速缓存线和写高速缓存线的位模式进行比较以确定通向每一存储集成电路的独立的子信道存储通道是否被启动；以及如果读高速缓存线和写高速缓存线的位模式不同，则通向存储信道中的存储模块的每一存储集成电路的微区块存储存储通道被启动。10.如权利要求9所述的方法，其中如果读高速缓存线的位模式和写高速缓存线的位模式相同，则在存储信道中的存储模块的每一存储集成电路的微区块存储通道不被支持并不能被启动。11.如权利要求9所述的方法，其中如果启动微区块，则在请求读取读高速缓存...
【专利技术属性】
技术研发人员：D加贝尔，J阿基雅玛，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。