具有空间编码数据存储的存储器，这里公开了具有空间编码数据的存储器电路实施例。

本发明的实施例大致涉及用于利用管芯内部的热传感器进行热管理的系统、方法和装置。在一些实施例中，集成电路（例如，存储控制器）包括温度收集逻辑电路和控制逻辑电路。所述温度收集逻辑电路接收并存储来自多个远程存储设备的温度数据，其中每个存储设备...

各实施例中包括用于存储器系统和存储器模块的方法和装置。在示例性系统中，纠错编码（ＥＣＣ）数据在猝发模式传输中在同一总线线路上与用户数据在时间上多路复用，使得不需要单独的芯片和数据线来支持ＥＣＣ。模块上的存储器设备各自包含与设备的可寻址段...

在一些实施例中，本发明包含芯片，它具有寄存器以包含操作类型信号。芯片还包含控制电路，以接收第一命令并对第一命令作出响应，如果操作类型信号具有第一值，就使芯片执行第一操作，而如果操作类型信号具有第二值，就使芯片执行第二操作。芯片可以是存储...

本发明的实施例大致上涉及用于在纠错模式和非纠错模式中使用相同存储器类型的系统、方法和设备。在一些实施例中，存储器件包括存储体的至少一个分离存储体对。如果该存储器件处在纠错模式下，那么在一些实施例中，数据被存储在分离存储体对的一个存储体中...

本发明的实施例一般涉及用于具有多个次级端口的输入／输出代理的系统、方法和装置。在一些实施例中，该输入／输出代理包括一个主端口，该主端口通过串行点对点互连与上游代理通信数据。该输入／输出代理还可包括Ｍ个次级端口，这些次级端口与对应的Ｍ个下...

一般来说，本发明实施例涉及使用切换控制实现热传感器省电的系统、方法及设备。在一些实施例中，集成电路（如存储器装置）包括管芯上的热传感器、存储器元件（如寄存器）及切换逻辑。切换逻辑可以至少部分地响应切换指示而把热传感器从第一功耗水平转换到...

一种存储装置，包括：　　　　存储核心，它具有存储数据位的第一部分和存储对应于所述数据位的ＥＣＣ位的第二部分；以及　　　　纠错逻辑部件，它与所述存储核心在同一芯片上，所述纠错逻辑部件包含ＥＣＣ计算逻辑部件来计算对应于所述数据位的ＥＣＣ位。

本发明的实施例一般涉及用于存储设备热感器的动态功率控制的系统、方法及装置。在一些实施例中，存储设备包含片上热感器以及动态启用或禁用片上热感器的启用逻辑部件。在一些实施例中，片上热感器响应热数据感测指示而感测热数据。在延迟周期届满之后，可...

关于物理参数和安全的数据以及发送这样的数据的命令可以在存储设备（１０）和存储器控制器（２２）之间使用连接两者的存储器总线（２４）进行传送。在一个实施例中，本发明包括：存储设备在存储器总线上接收第一命令，该第一命令是除读或写命令以外的其它...

以包含几个存储设备的存储模块为背景，描述了热管理和传送。在一个实例中，本发明包括：确定第一存储设备的温度，该第一存储设备包含多个存储单元；在确定第一存储设备的温度之后，确定第二存储设备的温度，该第二存储设备包含多个存储单元；以及基于第一...

一种存储单元（１０）的自刷新速率可以基于温度来管理。在本发明的一个实施例中，本发明可以包括测量存储单元的温度，该存储单元具有自刷新速率以保持数据完整性、将测量的温度与阈值进行比较、以及基于比较来调整存储单元的自刷新速率。

在一些实施例中，芯片包括存储核心、控制电路以及第一端口、第二端口和第三端口。第一端口仅接收信号，第二端口仅提供信号，且控制电路控制第三端口是仅接收信号还是仅提供信号。描述了其它实施例并要求权利。

管理存储器的系统和方法用于检测激活存储器部分的请求，该存储器部分在大小上被限制于部分页大小，其中部分页大小小于存储器的整页大小。在一个实施例中，检测请求可以包括识别与请求相关联的行地址和部分页地址，其中部分页地址指示所述存储器部分被限制...

存储器件（４４，４６）可以响应于所接收的训练样本的顺序来确定其器件ＩＤ。可以通过绞合的信号线而将训练样本传输到设置在逻辑堆中的多个存储器件（４４，４６）。每一存储器件可以封装在具有绞合的信号线的衬底（４８，５０）上。存储器件可以是物理上...

本发明的名称是“在存储器控制器中产生逻辑上专用的读和写通道的机制”。根据本发明的一个实施例，公开了一种系统。该系统包括存储器控制器，用于通过第一专用命令时段来将读命令调度到帧，并通过第二或第三专用命令时段来将写命令和对应的数据调度到帧。

本发明公开了一种方法、装置和系统。在一个实施例中，所述方法在至少一个互连中的第一互连上从存储器接收数据，从所述存储器接收源同步数据选通，根据所接收的数据选通创建至少一个标称、提前和延迟的补偿数据选通，使用所述标称、提前或延迟的补偿数据选...

根据一个实施例，公开了一种存储器控制器。该存储器控制器包括用于产生差分参考时钟的锁相环（ＰＬＬ）以及耦合到ＰＬＬ的第一时钟控制部件。第一时钟控制部件包括：第一延迟锁定环（ＤＬＬ），其用于接收参考时钟并产生发送和接收延迟抗扭斜时钟信号；第...

本发明的实施例总体上涉及用于进行从动态随机存取存储器（ＤＲＡＭ）到静态随机存取存储器（ＳＲＡＭ）的预取的系统、方法和设备。在一些实施例中，预取逻辑接收与载入指令相关联的预取提示。预取逻辑可以至少部分基于预取提示将两条或更多条高速缓存线从...

本发明的实施例是一种在存储器装置中提供可重配置修补电路的技术。表结构包含多个项，每个项具有缺陷地址字和冗余地址字。冗余地址字对应于冗余块，并且是响应对存储器装置的存储器块中的缺陷输入／输出（Ｉ／Ｏ）线的存储器访问而生成的。解码电路将冗余...