在存储模块上寻址各存储装置的方法制造方法及图纸

一种在存储模块上寻址存储装置的方法，其特征在于，包括：确定命令是否已被发送至存储模块；如果命令已发送，则进入评估状态；在评估状态中，确定是否已为存储装置发出识别信号以便开始操作；以及如果识别信号指示存储装置将 对所发出的命令做出响应，则开始操作。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术实施例针对存储器模块，例如双列直插存储器模块(DIMM)。本专利技术中的实施例尤其针对在具有用于各存储器装置的校正的单个精密电阻器的存储器模块上寻址单独的存储器装置，诸如动态随机存取存储(DRAM)装置。
技术介绍
第二代双倍数据速率(DDR-II)同步动态随机存取存储器(SDRAM)装置是高速互补金属氧化物半导体(CMOS)随机存取存储器(RAM)元件。DDR-II DRAM的主要特征包括(1)具有附加延迟的可变列地址选通脉冲(CAS)；(2)写延迟＝读延迟-1；(3)标准强度和弱强度数据输出驱动器；(4)可变数据输出阻抗调节；以及(5)片内终结器(ODT)功能。所有的控制及寻址输入与一对外部提供的差分时钟同步。输入在差分时钟交叉点被锁存。所有输入和输出与单端数据脉冲选通脉冲信号或在源同步方式下的差分数据选通脉冲信号对同步。DDR-II同步DRAM(SDRAM)装置支持经由离线驱动器(OCD)阻抗调节支持驱动器校准。OCD阻抗调节通过使用扩展模式寄存器组(EMRS)模式来进行。扩展模式寄存器控制的功能超出模式寄存器组(其指定读延迟和脉冲计数器的工作模式)那些功能。这些附加功能包括，例如，温度补偿自刷新和部分自刷新。OCD协议使存储控制器能调整DRAM驱动器的强度。存储控制器进行调整，抵消由于电压与温度变化而在计算机系统操作期间出现的变化。通过进行这样的调整，可实现更高频率下的操作，因为减少了驱动器变化范围。如下表1列举了使用地址线A9、A8和A7(分别是位9、8、7)的离线驱动器指令组的实例。表1 为调整输出驱动器阻抗，如上表1所示，控制器发出“调整”EMRS命令以及4位脉冲代码至DDR-II SDRAM装置。对于此操作，脉冲长度(BL)在启动OCD协议前经由模式寄存器组(MRS)命令设为4，而控制器在同一时间驱动脉冲代码至所有数据信号。在OCD校准的同时或随后，驱动器输出阻抗为了所有DDR-II SDRAM装置数据信号(DQ)而被调整，给定的DDR-II SDRAM装置的所有数据信号(DQ)被调整为相同的驱动器强度设置。在允许(Ron)的情况下校准驱动器输出阻抗或其它有源电路的现有方法产生实际Ron阻值的大幅变化。而且，校准Ron的现有方法要求在存储模块上每个存储装置(例如，每个SDRAM装置)独占一精密电阻，这就增加了整个存储系统的成本。因此，需要一种用于寻址各存储装置/元件及用于在允许(Ron)的情况下校准存储装置驱动器装置或其它有源装置的输出阻抗的方法，这种方法应更为有效，更节省成本，而且不要求增加任何附加信号或更改任何协议。附图说明图1说明了根据本专利技术一个实施例的存储系统；图2A说明了基于×4的存储模块；图2B说明了基于×8的存储模块；图2C说明了基于×16的存储模块；图3说明了根据本专利技术一个实施例的时序波形图；以及图4说明了根据本专利技术一个实施例的状态机流程图。具体实施形态图1说明了根据本专利技术一个实施例的存储系统。存储控制器110与具有多个如DRAM元件/装置的存储装置130、140、150的存储模块120(诸如DIMM)连通。根据本专利技术一个实施例，每个存储器件130，140，150利用适当数据信号(DQ)的切换协同已发出的EMRS命令(例如校准命令)来识别已获准为校准目的独占访问存储模块120上的精密电阻160的页槽(slot)的独立存储装置130，140，150。每个存储装置130，140，150包括存储单元134以存储数据，以及状态机132，该状态机132具有逻辑来监控适当数据信号(DQ)的切换协同已发出的EMRS命令以决定何时向特定存储装置130，140，150获准一个独占访问共享精密电阻160的页槽。根据本专利技术的一个实施例，一组比特中的最低有效数据位(LSB)，即与存储装置相对应的比特数，被切换用于识别在存储模块120上正被获准独占访问精密电阻160进行校准的适当存储装置130，140，150。参考图2A，如果存储模块210由×4存储装置/元件组成，则OCD协议要求为第一元件(在DQ0到DQ3的组中)的DQ0，为第二元件(在DQ4到DQ7的组中)的DQ4，为第三元件(在DQ8到DQ11的组中)的DQ8等等的切换。参考图2B，如果存储模块220由×8存储装置/元件组成，OCD协议要求为第一元件(在DQ0到DQ7的组中)的DQ0，为第二元件(在DQ8到DQ15的组中)的DQ8，为第三元件(在DQ16到DQ23的组中)的DQ16等等的切换。参考图2C，如果存储模块230由×16存储装置/元件组成，OCD协议要求为第一元件(在DQ0到DQ15的组中)的DQ0，为第二元件(在DQ16到DQ31的组中)的DQ16，为第三元件(在DQ32到DQ47的组中)的DQ32等等的切换。简言之，在存储模块210，220，230上的每个存储装置/元件有独特的最低有效数据位(LSB)，可用来识别某一特定存储装置/元件。但是，也可使用任何合适的识别方法或方案。图4说明了根据本专利技术一个实施例的状态机流程图。由寻址独立存储装置/元件的能力产生的一个好处是有效且节省成本的Ron校准--在启用时校准存储装置驱动器或其它有源电路的输出阻抗。根据图1所示本专利技术的实施例，每个独立存储装置130，140，150包括状态机132，它具有一逻辑来监控适当最低有效数据位(LSB)的切换以及已发出的OCD的EMRS命令，以决定何时获准一个独占访问共享精密电阻160的页槽。参考图4，当初始重设存储装置时，它处于空闲状态。存储装置监控并决定是否一个OCD校准命令已被发送410至具有存储装置(多个存储装置其中的)的存储模块。根据本专利技术的实施例，OCD校准命令是如以上表1中具有适当地址比特集的EMRS命令320(见图3时序波形图310)。如果OCD校准命令已发送410，随后存储装置进入420评估状态。在评估状态中，存储装置确定430是否切换其相应的最低有效数据位(LSB)330(见图3时序波形图310)。如果LSB未被切换，随后存储装置回到空闲状态。如果LSB被切换，存储控制器准许某一特定存储装置独占访问精密电阻以进行校准。如果LSB被切换，存储装置进入440校准状态(或电阻补偿状态Rcomp)进行校准。在校准期间，期望将存储装置上输出驱动器调整至具有特定输出阻值R。精密电阻被外部提供给存储装置(优选在存储模块上)，等于R(或R的倍数)。在使用存储装置的计算机系统的操作过程中温度和电压改变时，存储装置内的电路不断调整输出缓冲以保持它的阻值接近R。一旦校准完成，存储装置就回到空闲状态。存储装置的输出驱动器利用存储模块上的共享精密电阻进行校准以优化性能。根据本专利技术的实施例，存储装置校准协同精密电阻产生一个更为严格的Ron容差，每个存储模块上只需要单个共享精密电阻，且独立存储装置/元件经由EMRS命令被寻址，而无需增加任何额外的信号或改变任何协议。虽然以上描述涉及本专利技术特定实施例，但可以理解，许多修正可在不违背其精神的情况下做出。所附权利要求书旨在包含这种属于本专利技术真实范围和实质的修正。因此，当前揭示的实施例可认为在所有方面是说明性的并且非限制性的，本专利技术的范围由如所附权利要求书而非先前的描述所指出，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种在存储模块上寻址存储装置的方法，其特征在于，包括确定命令是否已被发送至存储模块；如果命令已发送，则进入评估状态；在评估状态中，确定是否已为存储装置发出识别信号以便开始操作；以及如果识别信号指示存储装置将对所发出的命令做出响应，则开始操作。2.如权利要求1所述的方法，其特征在于，所述命令是离线驱动器(OCD)扩展模式寄存器组(EMRS)命令。3.如权利要求1所述的方法，其特征在于，识别信号是一组信号中最低有效数据位(LSB)，它从存储模块上的其它存储装置中识别存储装置。4.如权利要求1所述的方法，其特征在于，进一步包括如果命令已被发出且识别信号指示存储装置将响应所发出的命令，则进入校准状态以使用存储模块上的单个精密电阻校准存储装置，其中存储模块上的其它存储装置在所述存储装置正访问单个精密电阻时被禁止访问该单个精密电阻。5.一种程序代码存储装置，其特征在于，包括机器可读存储介质；以及机器可读程序代码，它存储在机器可读存储介质上，所述机器可读程序代码具有指令用于确定命令是否已发送至存储模块；如果命令已发出，进入评估状态；在评估状态中，确定是否已为存储装置发出识别信号以便开始操作；以及如果识别信号指示存储装置将对所发出的命令做出响应，则开始操作。6.如权利要求5所述的程序代码存储装置，其特征在于，所述命令是离线驱动器(OCD)扩展模式寄存器组(EMRS)命令。7.如权利要求5所述的程序代码存储装置，其特征在于，识别信号是一组信号中最低有效数据位(LSB)，它从存储模块上的其它存储装置中识别所述存储装置。8.如权利要求5所述的程序代码存储装置，其特征在于，进一步包括指令用于如果命令已被发出且识别信号指示存储装置将响应所发出的命令，则进入校准状态以使用存储模块上的单个精密电阻校准存储装置，其中存储模块上的其它存储装置在所述存储装置正访问单个精密电阻时被禁止访问该单个精密电阻。9.一种校准存储模块上的存储装置的方法，包括确定校准命令是否已被发送至存储模块；如果该校准命令已发出，则进入评估状态；在评估状态中，确定是否已为存储装置发出识别信号以便开始校准；以及如果校准信号已发出，进入校准状态以使用存储模块上的单个精密电阻校准存储装置，其中存储模块上的其它存储装置在所述存储装置正访问单个精密电阻时禁止访问该单个精密电阻。10.如权利要求9所述的方法，其特征在于，存储装置被校准以调整存储装置驱动器的上拉或下拉。11.如权利要求9所述的方法，其特征在于，单个精密电阻校准存储装置驱动器的输出阻抗。12.如权利要求9所述的方法，其特征在于，存储装置是动态随机存取存储(DRAM)装置。13.如权利要求9所述的方法，其特征在于，所述校准命令是离线驱动器(OCD)扩展模式寄存器组(EMRS)命令。14.如权利要求9所述的方法，其特征在于，校准信号是一组信号中最低有效数据位(LSB)，它从存储模块上的其它存储装置中识别所述存储装置。15.一种程序代码存储装置，其特征在于，包括机器可读存储介质；以及机器可读程序代码，存储在机器可读存储介质上，所述机器可读程序代码具有指令用于确定校准命令是否已被发送至存储模块；如果所述校准命令已发出，则进入评估状态；在评估状态中，确定是否为存储模块上的存储装置发出校准信号以便开始操作；以及如果校准信号已发出，则进入校准状态以使用存储模块上的单个精密电阻校准存储装置，其中存储模块上的其它存储装...

【专利技术属性】
技术研发人员：N·坎得卡尔，H·戴维，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：