本发明提供一种发光装置的形成方法与半导体发光装置，所述形成至少一发光装置的方法，具有使用ＣＭＯＳ制程的控制电路，包括形成至少一设置于下电极之中或是上方的介电区，其中介电区包括多孔介电质或低密度介电质；将多个发光粒子注入至介电区中；以及形...

本发明是有关于一种三维制程监控（Ｐｒｏｃｅｓｓ　　Ｃｏｎｔｒｏｌ　　Ｍｏｎｉｔｏｒ；ＰＣＭ）结构与使用方法，以在集成电路的制程中，进行三维集成电路连线的电性测试和失效分析。此方法至少包括：形成第一金属化层；进行第一晶圆允收测试（Ｗａｆｅ...

本发明是有关于一种电流可抹除可程式只读记忆体元件及其制造方法。该电流可抹除可程式只读记忆体的元件，至少包含一浮动闸极电极，该浮动闸极包含一外部边缘部分。其中，该外部边缘部分包含复数电荷转换点的尖锐尖端。该电流可抹除可程式只读记忆体的元件...

本发明提供一种控制半导体装置栅极形成的方法，包括测定在晶圆上隔离结构的阶差高度；使用阶差高度来决定阶差高度与过蚀刻时间之间的关连性；根据阶差高度来决定过蚀刻时间；以及用过蚀刻时间来蚀刻栅极。此方法更包括显影后检视步骤，以测定栅极轮廓并微...

本发明提供一种半导体元件及其形成方法。一种互补型金属氧化物半导体晶体管的补偿间隙壁及其制造方法。在基板上形成栅极电极，及在该栅极电极和基板上形成一补偿掩膜。该补偿掩膜可为一氧化层且在注入时作为一掩膜，如口袋注入和轻掺杂漏极注入。之后，在...

本发明涉及一种半导体装置及高压Ｐ型金属氧化物半导体装置，具体为具有静电放电防护功能的高压ＰＭＯＳ晶体管的半导体装置，包括ＰＭＯＳ晶体管、Ｎ型埋藏层以及Ｐ型基底。ＰＭＯＳ晶体管包括设置于高压Ｐ阱区中且掺杂Ｐ型杂质的第一源／漏极区，设置于高...

本发明提供一种半导体元件及其形成方法，可减少栅极间隔物下的凹陷。上述的半导体元件包括一栅极结构于基板上、一侧壁间隔物于栅极结构的侧壁、一小于３０埃的凹陷区域于侧壁间隔物下、以及至少部分位于基板中且邻接凹陷区域的硅合金区域。硅合金区域的厚...

本发明提供一种静电放电防护架构以及半导体晶片，所述静电放电防护架构，包括基底、埋藏层、第一高压阱区、第二高压阱区、第一场区、第一掺杂区以及第二掺杂区。埋藏层是设置于基底中。第一高压阱区是覆盖埋藏层。第二高压阱区，覆盖埋藏层，并且与第一高...

本发明公开一种可配置逻辑存储块以及基于可编程穿越门的逻辑元件，其中可配置逻辑存储块包括：至少一静态随机存取存储单元；第一输出模块，当上述可配置逻辑存储块的用作静态随机存取存储器时，通过读取上述至少一静态随机存取存储单元来产生第一输出；以...

本发明是有关于一种模组的近接校正方法，该方法包括将光罩图案布局分解成复数个部分，每一部分具有至少一评估点，对光罩图案布局进行规则化模组的近接校正，并产生规则化模组的近接校正的结果，以及对光罩图案布局的复数个部分进行模型化模组的近接校正，...

本发明提供一种浸润式光刻的方法及其处理方法，包括：提供一光致抗蚀剂层在半导体基底上，以及使用浸润式光刻曝光系统曝光该光致抗蚀剂层。该浸润式光刻曝光系统在曝光时使用液体，并可在曝光后去除一些但不是全部的液体；曝光后，使用一处理步骤以中和在...

本发明提供一种半导体装置及半导体装置中的开口结构，特别涉及一种改善阶梯覆盖率的半导体装置中的开口结构。此开口结构包括一介电层，位于一基底上方且具有至少一介层开口，以露出基底。其中介层开口的上半部为一阶梯型部，而其下半部相对于介电层为一凹...

本发明是有关于一半导体制造的系统与方法，包含由一第一遮罩层与一邻近层形成一有图案的叠对标的。此叠对标的以辐射线照射。因此，反射的光线可由其图案和邻近层所侦测出来，且此图案的位置可经由反射光线而确认。本发明更包括一半导体制程的叠对标的量测...

本发明提供一种铜内连线结构以做为内连线。上述内连线结构具有铜凹陷，其位于以铜填入位于介电层中的介层孔／沟槽的镶嵌结构中。另外，上述内连线结构也可以具有金属覆盖层，填入上述铜凹陷中。由于本发明的内连线结构包括铜凹陷，以选择性成长方式在上述...

一种半导体元件及其形成方法，该半导体元件包括：一导体图案；一Ｌ形间隙壁，包括一垂直部分及一水平部分，该垂直部分置于该导体图案的较低侧壁上，露出该导体图案的上层侧壁；以及一顶部间隙壁，置于该Ｌ形间隙壁上，其中该Ｌ形间隙壁的该垂直部分对于该...

本发明提供了一种图像感测装置，包括：一半导体基板；多个像素单元，位于该半导体基板上；以及一蚀刻停止层，位于所述像素单元上，其中该蚀刻停止层具有小于６００埃的厚度。该图像感测装置还包括一层间介电层，覆盖该蚀刻停止层。该蚀刻停止层具有小于２...

本发明是有关于一种形成图案于基材上的方法，包括进行一高精密微影制程，以提供至少一图案曝光制程于该基材层上，以及进行一低精密微影制程，以提供至少一图案曝光制程于该基材层上。该曝光制程可在任一步骤中完成，并且可包含额外曝光制程。该高精密微影...

本发明提供一种半导体装置及其形成方法，此半导体装置包括半导体基底、隔离区域、栅极结构、第一掺杂区域以及第二掺杂区域，此半导体基底为第一导电型态，且半导体基底具有沟槽，此沟槽包括底部区域与侧壁区域，隔离区域形成于沟槽的底部区域上，栅极结构...

本发明是关于一种金属－绝缘－金属结构的电容器、半导体装置及制造方法，所述一种金属－绝缘－金属结构的电容器，包括：一顶金属板与一底金属板，其间设置有一绝缘物，其中该顶金属板大体重叠该绝缘物，而该底金属板具有未为该顶金属板与该绝缘物所覆盖的...

本发明提供一半导体装置，包括衬底，该衬底具有第一区域及第二区域，该第一区域具有利用一组利用密勒指数｛ｉ，ｊ，ｋ｝来表示的第一晶向，该第二区域系具有利用一组密勒指数｛ｌ，ｍ，ｎ｝来表示的第二晶向，其中ｌ↑［２］＋ｍ↑［２］＋ｎ↑［２］＞ｉ...