本发明提供了一种部件封装件和形成方法。第一部件封装件可包括第一半导体器件，具有附接至第一半导体器件的两侧的一对中介件。每个中介件可包括形成在其中的迹线以提供电连接至形成在各中介件的表面上的导电部件。多个通孔可提供将中介件相互电连接。第一...

本发明提供了一种用于晶圆边缘修整的研磨轮，包括：具有开口侧的头部以及环绕所述头部的开口侧的边缘接合的研磨端。所述研磨端被布置成在所述晶圆边缘修整期间具有环绕晶圆边缘的多个同步触点。

本发明公开了一种热增强型堆叠封装。本发明提供了一种提高多芯片和堆叠封装(PoP)应用中热管理的方法和结构。第一基板接合到较小的第二基板，其中，接合到第一基板的散热环环绕第二基板，散热环包括导热材料和高效的散热几何体。第一基板包括产热芯片...

本发明揭示一种简化的双功函数半导体装置及其制造方法，该方法其始于一单一金属栅极，进而完成装置本身的制造。一单一金属单一介电质的互补式金属氧化物半导体集成电路系统中，先沉积具有一栅介电层与一介电顶盖层的一单一介电质堆叠结构及其上的一金属层...

一种装置包括形成在衬底中的通孔。通孔耦合在衬底的第一侧和第二侧之间。通孔包括紧邻衬底的第二侧的底部，其中，底部由导电材料形成。通孔进一步包括由导电材料形成的侧壁部和形成在侧壁部之间的中部，其中，中部由介电材料形成。本发明还提供了通孔结构...

本发明公开了一种含块体金属的扇出封装件。器件包括：聚合物；器件管芯，位于聚合物中；和多个组件通孔(TAV)，从聚合物的顶面延伸到聚合物的底面。块体金属部件位于聚合物中且其所具有的顶视图尺寸大于多个TAV中的每一个TAV的顶视图尺寸。块体...

本发明提供包含锗为主的沟道层的晶体管装置的制作方法与微电子装置，该方法包括：形成栅极结构于锗为主的沟道层上，锗为主的沟道层位于基板上，且栅极堆叠位于锗为主的沟道层其相反两侧的锗为主的源极区与锗为主的漏极区之间；形成盖层于锗为主的源极区与...

本方面公开了一种制造鳍式场效应晶体管的方法。制造FinFET器件，首先要接收FinFET前体。该前体包括衬底和衬底上的鳍式结构。沿着前体中的鳍式结构的侧壁可形成侧壁间隔件。对鳍式结构的一部分开槽，以形成将侧壁间隔件作为鳍上部的开槽沟槽。...

本发明公开了晶体管、半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方形成晶体管。该晶体管包括牺牲栅极材料，该牺牲栅极材料包括III-V族材料。该方法包括将金属(Me)与牺牲栅极材料的III-V族材料相结合从而形...

本发明描述了一种用于应力优化的布局。布局包括衬底、形成在衬底中的至少两个鳍式场效应晶体管(FinFET)单元、被设计成横跨两个FinFET单元的FinFET鳍、形成在衬底上的多个栅极以及形成在第一FinFET单元和第二FinFET单元之...

本发明公开了一种制成半导体集成电路(IC)的方法。该方法包括提供具有彼此相邻的两个不同构型的区域的衬底。在衬底的上方沉积阶梯成形材料(SFM)。在两个区域中的低构型的区域中形成图案化的SFM。图案化SFM的形成提供穿过衬底的很平的表面。

本发明公开了层叠封装结构中的无源器件及其形成方法，其中该器件包括聚合物。器件管芯设置在聚合物中。无源器件包括穿透聚合物的三个组件通孔(TAV)，其中TAV串联连接。再分布线(RDL)位于聚合物下方。RDL将TAV中的第一个电连接至TAV...

本发明公开了一种器件，包括金属焊盘和钝化层，其中该钝化层包括与金属焊盘的边缘部分重叠的部分。后钝化互连件(PPI)包括位于钝化层上方的迹线部分以及连接至迹线部分的焊盘部分。聚合物层包括位于PPI上方的上部分，和延伸至PPI的焊盘部分中并...

一种器件包括：半导体衬底；位于半导体衬底中的黑色参考电路；金属焊盘，位于半导体衬底的正面以及下方；以及第一和第二导电层。第一导电层包括：第一部分，穿过半导体衬底以连接至金属焊盘；以及第二部分，在半导体衬底的背面上形成金属屏蔽层。金属屏蔽...

本发明提供了一种半导体结构的一个实施例。半导体结构包括具有正面和背面的半导体衬底；形成在半导体衬底的正面上的集成电路部件；以及设置在半导体衬底的背面上的多晶硅层。本发明还提供了用于夹持作用减小的远紫外静电吸盘的方法及结构。

本发明涉及集成电路制造，更具体而言，涉及金属栅极结构。半导体器件的示例性结构包括：衬底，该衬底包括分离并围绕P型有源区和N型有源区的隔离区；位于P型有源区上方的P型栅极结构中的P型功函数金属层，其中，所述P型功函数金属层包括第一底部和第...

本发明公开了双晶体管非易失性存储器单元及相关的编程和读取方法，其中，一种存储器器件包括N沟道晶体管和P沟道晶体管。字线电连接至N沟道晶体管的漏极端和P沟道晶体管的源极端。第一位线电连接至N沟道晶体管的源极端。第二位线电连接至P沟道晶体管...

本发明提供了一种半导体加工站。该半导体加工站包括第一平台、第二平台和真空通道，其中，第一平台具有第一加载锁和多个第一室，第二平台具有第二加载锁和多个第二室，真空通道连接第一和第二加载锁。本发明还提供了加工半导体晶圆的方法。

在衬底的正面中形成光电检测器。从衬底的背面减薄衬底。将多种掺杂剂从背面引入减薄衬底中。对减薄衬底中的多种掺杂剂进行退火。在减薄衬底的背面上方沉积抗反射层。在抗反射层上方形成微透镜。在上述步骤的至少一个步骤之后，实施至少一次紫外线(UV)...

直接感测BioFET和制造方法。本发明提供生物场效应晶体管(BioFET)和制造BioFET器件的方法。该方法包括采用与互补金属氧化物半导体(CMOS)工艺兼容或者是CMOS工艺中典型的一个或多个工艺步骤形成BioFET。BioFET器...