一种半导体器件包括第一封装元件和第二封装元件。第一封装元件具有形成在第一衬底上的第一管芯。第二封装元件具有在形成第二衬底上的第二管芯。热隔离材料附接至第一管芯，其中，热隔离材料使第二管芯与第一管芯热绝缘，并且热隔离材料的热导率在约0.0...

本发明公开了半导体器件及其形成方法。一种半导体器件包括具有第一阈值电压的第一NMOS器件和具有第二阈值电压的第二NMOS器件。第一NMOS器件包括位于半导体衬底上方的第一栅极结构、位于半导体衬底中并且邻近于第一栅极结构的相对边缘的第一源...

本发明公开了可变电阻存储结构及其形成方法，其中一种半导体结构包括可变电阻存储结构。该半导体结构还包括介电层。可变电阻存储结构位于介电层上方。可变电阻存储结构包括设置在介电层上方的第一电极。第一电极具有侧面。可变电阻层具有设置在第一电极的...

本发明公开了一种缓存存储管芯，包括：衬底，位于衬底上的预确定组数的存储单元，位于缓存存储管芯的第一表面上的第一组输入/输出端，以及位于缓存存储管芯的第二表面上的第二组输入/输出端。第一组输入/输出端与缓存存储管芯外部的主存储电路连接。第...

具有改进的形貌控制的衬底通孔形成。一种器件包括衬底和位于衬底上方的互连结构。互连结构包括层间电介质(ILD)和形成在ILD上方的第一金属间电介质(IMD)。在IMD处形成延伸穿过互连结构至衬底中第一深度的衬底通孔(TSV)。在IMD处形...

一种方法包括形成图案化的硬掩模层，其中，沟槽形成在图案化的硬掩模层中。块状共聚物(BCP)涂层分配在沟槽中，其中，BCP涂层包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)。对BCP涂层实施退火以形成以交替布局定位的多条PS带和多条P...

本发明涉及基于图案重复使用的寄生提取的图案匹配以及用于精确RC提取的方法和装置。图案数据库被配置为存储布局图案和它们相关联的3D提取参数。图案匹配工具被配置为将设计划分为多个图案，并且为各个图案和相关联的3D提取参数搜索图案数据库。如果...

本发明涉及半导体器件的接触结构。一种用于半导体器件的接触结构的示例性结构包括：衬底，包括主面和主面下方的沟槽；填充沟槽的应变材料，应变材料的晶格常数不同于衬底的晶格常数；层间介电层(ILD)，具有位于应变材料上方的开口，开口包括介电侧壁...

本发明公开了一种过驱动装置，包括：第一和第二晶体管，第一和第二晶体管的源极连接至第一电压端，第一晶体管的栅极和第二晶体管的漏极连接至第一输出端，第一晶体管漏极和第二晶体管的栅极连接至第二输出端；第三和第四晶体管，它们的栅极连接至第二电压...

一种形成衬底图案的方法的实施例包括在衬底上形成底层和上覆中间层。光刻胶图案形成在中间层上。在光刻胶图案上沉积蚀刻涂层。将蚀刻涂层和光刻胶图案用作掩膜元件以图案化中间层和底层中的至少一个。将图案化的中间层和图案化的底层中的至少一个用作掩膜...

本发明提供了一种生物场效应晶体管(BioFET)设备的测试和处理方法、系统和装置。晶圆级生物传感器处理工具包括晶圆载物台、集成电微流控探针卡以及流体供应器和回流器。该集成电微流控探针卡包括流控底座(其可以为透明的)、流控底座中的微流体通...

本文提供了用于形成黑电平校正(BLC)结构的一种或多种技术。在一些实施例中，BLC结构包括第一区域、位于至少一部分第一区域之上的第二区域以及位于至少一部分第二区域之上的第三区域。例如，第一区域包括硅，以及第三区域包括钝化电介质。在一些实...

一种集成电路，包括在顶面上方具有至少一个凹陷的衬底。至少一个焊料凸块设置在衬底上方。管芯设置在至少一个焊料凸块上方并通过至少一个焊料凸块与衬底电连接。底部填充物环绕至少一个焊料凸块并形成在衬底和管芯之间。至少一个凹陷设置在底部填充物周围...

本发明所述的扩散阻挡层的实施例提供了用于形成铜扩散阻挡层以阻止用于混合接合晶圆的器件退化的机制。(一层或多层)扩散阻挡层环绕用于混合接合的含铜导电焊盘。扩散阻挡层可以位于两个接合晶圆中的一个上或位于这两个接合晶圆上。

本发明提供了一种稳压电路，包括第一比较器，被配置成基于参考电压与反馈电压的第一比较来控制第一晶体管的导通和截止。第一晶体管耦合在输出节点和第一电源之间。第二比较器被配置成基于参考电压与反馈电压的第二比较来控制第二晶体管的导通和截止。第二...

本发明的一些方面公开了一种方法，涉及用于升压字线定时方案的字线跟踪。在该方法中，将字线电压提供至字线，字线与多个存储单元相连。提供升压使能信号。升压使能信号的状态表示字线上预定位置处的字线电压是否达到非零的预定字线电压。基于升压使能信号...

一些涉及ESD保护电路的集成电路(IC)实施例。IC包括许多电连接至ESD敏感电路上的IC焊盘。这些IC焊盘将外部电路与IC相连接，由一个或多个电源地焊盘和一个或多个输入输出(I/O)焊盘组成。IC还包括许多分别连接至多个IC焊盘的ES...

本发明公开了封装器件及其制造方法，以及用于半导体器件的封装方法。在一种实施方式中，一种封装器件包括具有集成电路管芯安装区域的衬底。底部填充材料流动阻止部件围绕所述集成电路管芯安装区域设置。本发明还公开了封装方法。

本文公开了半导体器件、其制造方法以及封装后的半导体器件。在一个实施例中，一种制造半导体器件的方法包括：在衬底上方形成多个接触焊盘，以及在多个接触焊盘和衬底的上方形成绝缘材料。图案化绝缘材料以在多个接触焊盘中的每一个接触焊盘的上方形成开口...

提供了一种用于紫外线(UV)和远紫外线(EUV)光刻图案化的方法和装置。生成UV或EUV光束并且将它们引导至设置在工作台上且涂覆有光刻胶的衬底表面。在曝光(即，光刻操作)期间引导层状惰性气体流过并且紧邻涂覆有光刻胶的衬底表面。将惰性气体...