功率MOSFET及其形成方法。一种器件包括延伸至半导体区中并且具有第一导电类型的沟槽，以及位于沟槽中的导电场板。第一介电层将场板的底部和侧壁与半导体区隔离开。主栅极设置在沟槽中并且与场板重叠。第二介电层设置在主栅极和场板之间并且将主栅极...

本发明公开了钝化后互连件结构及其形成方法。器件包括金属焊盘、与金属焊盘的边缘部分重叠的钝化层、以及位于钝化层上方的第一聚合物层。钝化后互连件(PPI)具有覆盖第一聚合物层的水平部分和具有连接到水平部分的顶部的插头部分。插头部分延伸到第一...

一种迹线上凸块（BOT）结构包括由集成电路支撑的接触元件、电连接到接触元件的凸块下金属化（UBM）部件、位于凸块下金属化部件上的金属凸块以及位于基板上的基板迹线。基板迹线通过焊料接点和介面合金共化物连接到金属凸块；介面合金共化物的第一横...

本发明公开了凸块导线直连（BOT）结构的一个实施例，包括：由集成电路支撑的接触元件、与接触元件电连接的凸块下金属（UBM）部件、安装在凸块下金属部件上的金属梯状凸块和安装在衬底上的衬底导线，其中，金属梯状凸块具有第一楔形轮廓，该衬底导线...

公开了封装器件和封装方法。在一些实施例中，一种制造封装器件的方法包括在中介衬底中形成多个衬底通孔(TSV)。使中介衬底凹陷或者增加多个TSV的厚度以暴露出多个TSV的一部分。将导电球连接到多个TSV中的每一个TSV的暴露部分。

本发明公开了使用中介层将CMOS图像传感器和图像信号处理器(ISP)集成在一起以形成系统级封装器件模块的方法和装置。器件模块可以包括中介层衬底。传感器件可以与中介层的表面接合，其中，传感器接触件与中介层接触件的第一端接合。可以通过ISP...

本发明公开了互连结构及方法，其中一种装置包括：形成在衬底的第一侧上的层间介电层、形成在层间介电层上方的包括第一金属线的第一金属化层以及形成在第一金属化层上方的介电层，介电层包括金属结构，该金属结构具有与第一金属线的顶面共面的底面。

一种半导体器件包括在相邻两根金属线之间聚合物层中以及钝化层上方的凹槽或者在重分配金属线上的抗电迁移层以增加对电迁移的阻力。本发明还公开了增加对电迁移的阻力的结构。

本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模...

本发明公开了BSI芯片中的多金属膜堆叠件，其中形成方法包括：形成从半导体衬底的背面延伸到半导体衬底正面上的金属焊盘的开口；以及形成第一导电层，其包括与半导体衬底中的有源图像传感器重叠的第一部分、与半导体衬底中的黑色参考图像传感器重叠的第...

本文公开的方法和结构的实施例提供了形成和编程金属通孔熔丝的机制。金属通孔熔丝和编程晶体管形成一次性可编程(OTP)存储单元。金属通孔熔丝具有高阻抗并且可以以低编程电压进行编程，这扩展了编程窗口。

本发明公开了用于形成具有凸起漏极结构的场效应晶体管的系统和方法方法。该方法包括：通过蚀刻半导体衬底形成截锥形源极，截锥形源极在半导体衬底的平坦表面之上突出；形成晶体管栅极，晶体管栅极的第一部分环绕截锥形源极的一部分并且晶体管栅极的第二部...

本发明公开了一种集成电路实施例，包括支撑第一后端制程层的第一器件以及具有旋涂玻璃通孔并支撑第二后端制程层的第二器件，所述第一后端制程层包括第一对准标记，所述第二后端制程层包括第二对准标记，所述旋涂玻璃通孔允许利用紫外线使所述第二对准标记...

晶种层结构和方法。一种晶种层包括在通孔开口的底部上形成的底部晶种层部分、在通孔开口的侧壁的上部上形成的侧壁晶种层部分以及在底部晶种层部分和侧壁晶种层部分之间形成的拐角晶种层部分。侧壁晶种层部分具有第一厚度。拐角晶种层部分具有第二厚度，并...

半导体器件的隔离。本发明提供用于隔离半导体器件的系统和方法。实施例包括横向离开半导体器件的源极/漏极区域的隔离区域并且具有在源极/漏极区域之间的隔离区域上方延伸的介电材料。可以通过在衬底上方形成穿过层的开口；沿着开口的侧壁沉积介电材料；...

本发明提供了用于工具状态监控的各种方法，本发明还包括用于实现这种监控的系统。一种示例性方法包括接收与由集成电路制造工艺工具对晶圆实施工艺相关联的数据；以及使用数据监控集成电路制造工艺工具的状态。监控包括：基于异常识别标准、异常过滤标准以...

晶圆中的划线。一种晶圆包括布置成行和列的多个芯片。多条第一划线位于多个芯片的行之间。多条第一划线中的每一条划线都包括其中具有金属部件的含金属部件划线和平行于含金属部件划线且邻接含金属部件划线的不含金属部件划线。多条第二划线位于多个芯片的...

本发明公开了封装方法和封装器件。在一个实施例中，封装半导体器件的方法包括在载体上方形成第一再分布层(RDL)并且在第一RDL上方形成多个装配通孔(TAV)。集成电路管芯连接在第一RDL上方，并且在第一RDL、TAV和集成电路管芯上方形成...

应力降低装置。一种结构包括：在第一半导体管芯的顶面上形成的多个连接件；在第一半导体管芯上形成并且通过多个连接件连接到第一半导体管芯的第二半导体管芯；以及在第一半导体管芯的边缘和多个连接件之间形成的第一伪导电平面，其中第一伪导电平面的边缘...

本发明提供了半导体器件及其制造方法。具体地，提供具有形成在其中的通孔和/或集成无源器件的诸如离散连接块的使用块的半导体器件。诸如本发明中所公开的实施例可以用于PoP应用中。在实施例中，半导体器件包括封装在模塑料中的管芯和连接块。互连层可...