在实施例中，半导体器件可以包括第一结构，第一结构包括第一表面和与第一表面相对的第二表面。第一结构可以包括：第一衬底和从第一衬底的第二表面暴露的第一衬底贯通孔(TSV)。第一TSV具有第一宽度。半导体器件可以还包括从第一结构的第二表面暴露...

提供了芯片封装结构。芯片封装结构包括布线衬底。芯片封装结构包括位于布线衬底上方的芯片结构。芯片封装结构包括位于布线衬底上方并且围绕芯片结构的第一环结构，其中，第一环结构的第一热膨胀系数小于布线衬底的第二热膨胀系数。芯片封装结构包括位于第...

提供了光学器件及其制造方法，其中光学中介层形成有刻面。在一些实施例中，制造光学器件的方法包括接收接合到第一半导体器件的第一光学中介层、将支撑衬底附接到第一半导体器件、形成刻面凹槽以使第一光学中介层的侧壁凹进并暴露支撑衬底，以及在形成刻面...

提供了封装结构及其形成方法。提供了封装结构。封装结构包括：再分布结构；以及第一封装组件和第二封装组件，在第一方向上附接至再分布结构并且在第二方向上彼此间隔开。封装结构还包括：底部填充物，形成在再分布结构上方的第一封装组件和第二封装组件的...

提供了半导体封装件及其形成方法。半导体封装件包括具有上表面和下表面的衬底、安装在上表面上的第一集成电路器件以及安装在下表面上的第二集成电路器件。蒸汽室(VC)形式的第一热扩散器位于第一集成电路器件上方。蒸汽室形式的第二热扩散器位于第二集...

提供了封装结构及其形成方法。封装结构包括位于衬底上方的含芯片结构以及位于含芯片结构上方的散热盖。封装结构也包括嵌入在散热盖中或定位在散热盖上方的封闭室。封装结构还包括部分或完全由封闭室围绕的冷却管。

只读存储器(ROM)阵列包括ROM位的第一行至第四行，其包括相应邻近的第一有源区至第四有源区。ROM位的第一行至第四行中的每行包括沿着第一至第四有源区中的相应一个定位的总共四个相邻ROM位，ROM位的每行的总共四个中的每个ROM位都包括...

一种形成半导体器件的方法包括在半导体结构上形成包含导热通孔(也称为热通孔、导热柱或热柱)的接合结构。热通孔的材料热导率大于约10W/m·K，被嵌入到接合结构中，该接合结构提供了一从热点区域到衬底的快速散热路径。本申请的实施例还公开了一种...

本揭示内容关于一种半导体结构及其形成方法。结构包括全栅极场效晶体管的源极/漏极磊晶结构中的扩散阻挡结构。扩散阻挡结构与全栅极场效晶体管的纳米片层接触且在与纳米片层相邻的内间隙物结构的侧表面上延伸。扩散阻挡结构将源极/漏极磊晶结构的高掺杂...

公开了用于制造半导体器件的方法。方法涉及在衬底上形成交替的半导体沟道和中介层的堆叠件，其中牺牲结构位于中介层之间。形成源极/漏极开口，并且修改沟道中的应变。在开口中形成源极/漏极结构，并且沉积介电层。所得器件以具有变化高度的内部间隔件的...

一种半导体装置及其制造方法，半导体装置包括位于n型区域中的硅纳米结构和位于p型区域中的硅锗纳米结构，其中至少一个硅锗纳米结构包括具有约20％或更低的第一锗浓度的硅核心区域，具有位于硅核心区域和硅锗区域之间的第一个界面的硅锗区域，以及具有...

提供了封装结构及其形成方法。封装结构包括形成在衬底上方的第一管芯以及形成在第一管芯上方的盖结构。封装结构也包括位于第一管芯和盖结构之间的热界面材料结构。热界面材料结构包括连接至第一管芯的多个第一突出结构、连接至盖结构的多个第二突出结构以...

本发明的实施例提供了半导体结构及其形成方法。一种示例性方法包括在第一导电部件上方形成第一介电层，形成延伸穿过第一介电层且连接至第一导电部件的导电通孔，在导电通孔上方形成硬掩模层，对硬掩模进行图案化以形成暴露第一介电层的第一开口；形成牺牲...

一种存储器电路，包括配置为存储储存数据组的存储器单元阵列、乘法累加(MAC)电路和输入输出(IO)电路。储存数据组是第一权重信号组或反相权重信号组中的一者。MAC电路被配置为响应于第二数据组和储存数据组来生成第一数据组。IO电路包括第一...

本技术提供一种半导体封装，包括背侧重布线结构、前侧重布线结构、包封体以及穿孔。背侧重布线结构包括第一介电层、第二介电层、第一金属化图案以及第二金属化图案。第二介电层位于所述第一介电层上。第一金属化图案，位于所述第一介电层与所述第二介电层...

形成图案的方法至少包括以下步骤。提供具有第一开口的第一介电层。在第一开口中沉积第一晶种层以及第一导电层。移除第一导电层的部分以形成凹陷。在凹陷中沉积空孔迁移阻挡层以及第二导电层，使得第一晶种层、第一导电层、空孔迁移阻挡层以及第二导电层形...

本揭示内容的一些实施方式提供多种半导体晶粒。一种半导体晶粒包含多个第一半导体装置，此些第一半导体装置具有3纳米的栅极长度且具有多个第一金属栅极，其中99％以上具有3纳米的栅极长度的此些第一半导体装置具有自10纳米至14纳米的栅极高度。

本技术的各种实施例是关于一种集成电路。所述集成电路包括第一水平导体及第二水平导体。所述集成电路包括位于第一第一型块与第一第二型块之间的第一二极管、位于第二第一型块与第二第二型块之间的第二二极管、以及位于第三第一型块与第三第二型块之间的第...

本公开提供了半导体器件及其形成方法。根据本公开的示例性方法包括在衬底的一部分上形成介电层，在介电层上形成含铝功函数层，其中含铝功函数层的第一部分中的铝浓度不同于含铝功函数层的第二部分中的铝浓度，以及在含铝功函数层上形成金属层。

本申请公开了选择性形成蚀刻停止层及其结构。一种方法包括：在半导体区域之上形成栅极堆叠；执行外延工艺以在栅极堆叠旁边形成源极/漏极区域；在源极/漏极区域之上形成源极/漏极接触插塞并且电耦合到源极/漏极区域；在栅极堆叠之上形成栅极接触插塞并...