专利查询
首页
专利评估
登录
注册
深圳尚阳通科技有限公司专利技术
深圳尚阳通科技有限公司共有84项专利
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构采用多次沟槽刻蚀加填充工艺形成,对应沟槽在纵向上分成两个以上的子沟槽,各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处,通过增加叠加位置处的第二导电类型杂质的总量,来提高...
超结器件及其制造方法技术
本发明公开了一种超结器件,由保护环氧化膜将电流流动区以及终端区的截止区打开,在电流流动区的超结结构的各P型柱的顶部都形成有P型阱;JFET离子注入由保护环氧化膜自对准定义并同时形成JFET区和包围截止区的电场阻挡层;栅极结构采用分栅平面...
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构由两层以上的超结子层结构叠加而成,超结子层通过沟槽刻蚀和填充工艺形成,叠层结构采用较低的工艺难度得到较高的高宽比的P型柱;同时将N型半导体衬底的掺杂浓度设置为数量级低于等于最底层外延子层的掺杂浓度的数量...
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构采用多次沟槽刻蚀加填充工艺形成,对应沟槽在纵向上分成两个以上的子沟槽,各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处的第一夹断电压会降低,调节叠加位置处底部对应的第二导...
一种恢复辐照后MOSFET阈值电压降低的方法技术
本发明公开一种恢复辐照后MOSFET阈值电压降低的方法,所述方法包括以下步骤:步骤1:提供一MOSFET,所述MOSFET经过辐照处理;步骤2:在所述MOSFET的栅极或漏极施加一定数值的电压,并持续一段时间,使得一部分电子进入所述MO...
N型超结MOSFET及其制造方法技术
本发明公开了一种N型超结MOSFET,包括:在半导体衬底上形成有多个沟槽;N型柱通过形成于沟槽的侧面的第一外延层和沟槽之间的半导体衬底横向叠加而成且N型柱的掺杂通过第一外延层的N型杂质扩散而成,P型柱由填充沟槽中的第二外延层组成。超结结...
超结器件及其制造方法技术
本发明公开了一种超结器件,包括:在半导体衬底上形成有多个沟槽;N型柱通过形成于沟槽的侧面的第一外延层和沟槽之间的半导体衬底横向叠加而成且N型柱的掺杂通过第一外延层的N型杂质扩散而成,P型柱由填充沟槽中的第二外延层组成。超结结构底部的半导...
一种屏蔽栅功率器件及制造方法技术
本发明属于半导体芯片技术领域,提供的屏蔽栅功率器件及制造方法中,通过自下而上的工艺流程,采用四层光刻膜即可生产小线距的屏蔽栅功率器件,通过优化制造工艺流程及版图设计较少光刻的次数,降低了屏蔽栅功率器件的制造周期、难度以及成本。
一种屏蔽栅功率器件及制造方法技术
本发明属于半导体芯片技术领域,提供了一种屏蔽栅功率器件及制造方法,屏蔽栅功率器件包括了衬底、外延层、沟槽离子注入区、场氧化层、第一多晶层、栅极、栅极氧化层、阱区、源极、层间绝缘层以及金属层;所述外延层包括第一外延层和第二外延层,所述第一...
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构的PN柱交替排列在N型外延层上,N型外延层形成于半导体衬底上,漏区是在将半导体衬底进行背面减薄完全去除后通过N型离子注入形成于N型外延层背面,使漏区形成一个方便通过离子注入来调节厚度和掺杂浓度的结构,漏...
一种屏蔽栅功率器件及制造方法技术
本发明提供的一种屏蔽栅功率器件及制造方法中,通过把屏蔽栅功率器件中的屏蔽电极单独引出进行控制,使得屏蔽栅功率器件在导通过程中具有极低的导通电阻,在关断过程中也可以通过接入零点压或者负电压进行快速关断,避免了过高的开关频率对器件造成损伤。
LDMOS器件制造技术
本发明公开了一种LDMOS器件,包括:N型重掺杂的半导体衬底和其表面的第二导电类型轻掺杂的第一外延层;形成于第一外延层中的第二导电类型掺杂的沟道区和第一导电类型掺杂的漂移区;由栅氧化层和多晶硅栅叠加形成的平面栅结构;第一导电类型重掺杂的...
一种肖特基二极管器件及制造方法技术
本发明属于半导体芯片技术领域,提供了一种肖特基二极管器件及制造方法,本发明提供的肖特基二极管器件中包括半导体衬底、外延层、多个深槽、电介质层、多晶硅、金属电极层;通过采用较薄的第一电介质层使得相邻第一电介质层间的肖特基区中在较低的偏压下...
功率器件的终端结构制造技术
本发明公开了一种功率器件的终端结构,终端结构包括:形成于过渡区中的P型环。位于终端区中N型外延层组成终端漂移区,P型环和终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压。在终端漂移区的表面上设置有导电材料覆盖结构,导电材料...
SGT器件及其制造方法技术
本发明公开了一种SGT器件,包括:半导体衬底和其表面的第一外延层,屏蔽多晶硅和多晶硅栅;沟道区,源区和漏区。第一外延层的本体掺杂浓度为均匀掺杂;被屏蔽多晶硅侧面覆盖的第一外延层区域为纵向场板覆盖区,在纵向场板覆盖区中叠加有一个离子注入区...
一种屏蔽栅功率器件及制造方法技术
本发明属于半导体芯片技术领域,提供了一种屏蔽栅功率器件及制造方法,屏蔽栅功率器件中包括了半导体衬底、外延层、氧化层、场板、栅极、栅极氧化层、层间绝缘层、源极、通孔、离子注入区、沟道区;氧化层位于场板与外延层之间,氧化层至少包括第一氧化层...
一种肖特基二极管器件及制造方法技术
本发明属于半导体芯片技术领域,提供了一种肖特基二极管器件及制造方法,本发明提供的肖特基二极管器件中至少包括了半导体衬底、外延层、多个深槽、电介质层、多晶硅、金属电极层;电介质层至少包括采用第一材料形成的第一电介质层和采用第二材料形成的第...
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构的沟槽为侧面倾斜结构,N型外延层的掺杂浓度为阶梯分布结构,P型柱由形成于沟槽的底部的P型离子注入区叠加P型外延层组成。保护环氧化膜环绕在电流流动区的周侧;在保护环氧化膜和终端区的N型外延层的氧化膜外延层...
超结器件及其制造方法技术
本发明公开了一种超结器件,包括:N型外延层,所述N型外延层进行干法刻蚀形成多个沟槽;各沟槽为顶部宽底部窄的侧面倾斜结构,在沟槽的底部形成有第一P型离子注入区,在沟槽中填充有第一P型外延层,由第一P型离子注入区和第一P型外延层叠加形成P型...
超结器件及其制造方法技术
本发明公开了一种超结器件,超结结构的P型柱由填充在沟槽中的P型外延层组成,N型柱由各P型柱之间的N型外延层组成,超结结构位于电流流动区、过渡区和终端区中;保护环氧化膜环绕在电流流动区的周侧;在保护环氧化膜和终端区的N型外延层的氧化膜外延...
首页
<<
1
2
3
4
5
>>
尾页
科研机构数量排行前10
华为技术有限公司
110336
珠海格力电器股份有限公司
85832
中国石油化工股份有限公司
71215
浙江大学
66958
中兴通讯股份有限公司
62308
三星电子株式会社
60654
国家电网公司
59735
清华大学
47615
腾讯科技深圳有限公司
45337
华南理工大学
44406
最新更新发明人
中国兵器装备集团兵器装备研究所
52
万华化学集团股份有限公司
4238
柯世苑
13
浪潮金融信息技术有限公司
967
迈为技术珠海有限公司
57
重庆大海洋包装材料有限公司
4
首建科技有限公司
27
常德富博智能科技有限公司
53
扬州博恒新能源材料科技有限公司
15
太原福莱瑞达物流设备科技有限公司
159