一种屏蔽栅功率器件及制造方法技术

本发明专利技术提供的一种屏蔽栅功率器件及制造方法中，通过把屏蔽栅功率器件中的屏蔽电极单独引出进行控制，使得屏蔽栅功率器件在导通过程中具有极低的导通电阻，在关断过程中也可以通过接入零点压或者负电压进行快速关断，避免了过高的开关频率对器件造成损伤。

A Shielded Gate Power Device and Its Manufacturing Method

【技术实现步骤摘要】
一种屏蔽栅功率器件及制造方法
本专利技术涉及半导体芯片
，尤其涉及一种屏蔽栅功率器件及制造方法。
技术介绍
目前，随着半导体集成电路的不断发展，屏蔽栅(ShieldGateTrench，SGT)功率器件已成为一种用途广泛的功率器件。SGT器件作为中低压的金属氧化物半导体场效应管(MetalOxideSemiconductorFieldEfficientTransistor，MOSFET)中的一种新型器件结构可以将传统的沟槽型MOSFET器件的比导通电阻降为原来的二分之一甚至是五分之一。传统的沟槽型MOSFET器件主要是为了增加平面器件的沟槽密度以提高器件的电流处理能力，SGTMOSFET器件作为一种改进的沟槽MOSFET器件结构不但能够降低沟槽密度还能进一步降低漂移区电阻。然而，随着SGTMOSFET器件的发展和进步，SGTMOSFET器件具有更低的导通电阻和密勒电容，此时，SGTMOSFET器件的开关电源的开关频率和功率密度也不断上升，虽然开关频率的提高可以减小开关电源的体积和质量，但是过高的开关频率也会导致开关电源内部的电磁环境越来越复杂，产生的电磁干扰对开关电源本身及周围的电子设备都造成了威胁。
技术实现思路
本专利技术的目的在于提供一种屏蔽栅功率器件及制造方法，通过把屏蔽栅功率器件中的屏蔽电极单独引出进行控制，使得屏蔽栅功率器件在导通过程中具有极低的导通电阻，在关断过程中也可以通过接入零点压或者负电压进行快速关断，避免了过高的开关频率对器件造成损伤。本专利技术提供的屏蔽栅功率器件的制造方法，包括以下步骤：步骤一、采用第一掩膜在掺杂有第一类型元素的外延层中刻蚀形成第一沟槽；步骤二、在所述第一沟槽中进行淀积形成场氧化层，所述场氧化层覆盖于所述第一沟槽的侧壁和底部，所述第一沟槽的两侧壁上的所述场氧化层之间形成第二沟槽；步骤三、采用多晶硅淀积工艺在所述第二沟槽中形成第一多晶层，所述第一多晶层将所述第二沟槽完全填充；步骤四、对所述场氧化层进行刻蚀，在所述第一多晶层两侧形成有第三沟槽；步骤五、进行氧化工艺，所述第三沟槽之间的第一多晶层表面被氧化形成二氧化硅，所述第三沟槽侧壁形成有栅极氧化层；步骤六、对所述第三沟槽进行多晶硅淀积形成栅极；步骤七、对所述第一沟槽两侧的所述外延层进行第二类型元素掺杂形成阱区；步骤八、采用第二掩膜对所述阱区进行掺杂，在所述第二掩膜定义的源区位置形成屏蔽栅功率器件的源极；步骤九、采用第三掩膜进行刻蚀使得所述第一多晶层引出屏蔽线，所述栅极引出栅极线；步骤十、淀积层间绝缘层，采用第四掩膜刻蚀形成接触孔，然后进行金属淀积形成金属层。优选的，所述第一类型元素为N型元素，所述第二类型元素为P型元素。优选的，所述屏蔽线通过屏蔽总线与屏蔽电极连接。优选的，所述栅极线通过栅极总线引出与所述栅电极连接。优选的，所述栅电极与所述屏蔽电极在封装后形成两个互不接触的外接电极。优选的，所述第一沟槽两侧的所述场氧化层的厚度大于0.4微米。本专利技术还提出了一种屏蔽栅功率器件，所述屏蔽栅功率器件由以上所述的屏蔽栅功率器件的制造方法制造所得。本专利技术提供的一种屏蔽栅功率器件中形成屏蔽电极的方法中，通过把屏蔽栅功率器件中的屏蔽电极单独引出进行控制，使得屏蔽栅功率器件在导通过程中具有极低的导通电阻，在关断过程中也可以快速关断。附图说明图1为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中在外延层中形成第一沟槽的结构示意图；图2为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成场氧化层的结构示意图；图3为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成第一多晶层的结构示意图；图4为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成第三沟槽的结构示意图；图5为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中进行氧化工艺后的结构示意图；图6为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成栅极的结构示意图；图7为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成阱区的结构示意图；图8为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成源区的结构示意图；图9为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中形成金属层的结构示意图；图10为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中栅极的截面结构示意图；图11为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中第一多晶层的截面结构示意图；图12为本专利技术实施例一中提供的屏蔽栅功率器件的制造方法中第三掩膜的版图图案。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。图1至图11是本专利技术实施例一中的屏蔽栅功率器件的制造方法各步骤中的结构示意图，本专利技术实施例一的制造方法中包括以下步骤：步骤一、采用第一掩膜101在掺杂有第一类型元素的外延层2中刻蚀形成第一沟槽201(如图1所示)；具体的，外延层2形成在半导体衬底1上，通过在外延层2上形成第一掩膜101定义第一沟槽201的位置，然后对外延层2进行刻蚀形成第一沟槽201，第一沟槽的深度根据屏蔽栅器件的具体设计参数确定。步骤二、在第一沟槽201中进行淀积形成场氧化层3，场氧化层3覆盖于第一沟槽201的侧壁和底部，第一沟槽201的两侧壁上的场氧化层3之间形成第二沟槽202(如图2所示)；具体的，在淀积过程中形成的场氧化层3还覆盖于第一掩膜101的表面，第一沟槽201侧壁形成的场氧化层3的厚度大于第一掩膜101表面场氧化层3的厚度。步骤三、采用多晶硅淀积工艺在第二沟槽202中形成第一多晶层4，第一多晶层4将第二沟槽202完全填充(如图3所示)；具体的，淀积形成的场氧化层3在第一沟槽201中呈“U”形结构，然后淀积第一多晶硅填充于“U”形结构的场氧化层3之间的沟槽中形成第一多晶层4，第一多晶硅淀积完成后将“U”形结构的场氧化层3之间的沟槽完全覆盖并覆盖于第一沟槽201以外区域的场氧化层3之上。步骤四、对场氧化层3进行刻蚀，在第一多晶层4两侧形成有第三沟槽203(如图4所示)；具体的，第三沟槽203位于第一多晶层4与外延层2之间，第一多晶层4两侧的两个第三沟槽203的深度根据屏蔽栅功率器件的具体设计参数确定。步骤五、进行氧化工艺，第三沟槽203之间的第一多晶层4表面被氧化形成二氧化硅，第三沟槽203侧壁形成有栅极氧化层5(如图5所示)；具体的，第一多晶层4的上部被氧化的部分位于两个第三沟槽203之间，且被氧化的部分形成二氧化硅与场氧化层3连为一体。步骤六、对第三沟槽203进行多晶硅淀积形成栅极6(如图6所示)；具体的，对第三沟槽203进行多晶硅淀积，淀积形成的多晶硅完全填满第三沟槽，该多晶硅淀积可以采用传统的化学气相淀积方法进行淀积，然后对淀积形成的多晶硅进行刻蚀形成屏蔽栅功率器件的栅极6，栅极6与外延层2被栅极氧化层5隔离，然后刻蚀去除第一光刻膜101。步骤七、对第一沟槽201两侧的外本文档来自技高网...

【技术保护点】
1.一种屏蔽栅功率器件的制造方法，其特征在于，包括以下步骤：步骤一、采用第一掩膜在掺杂有第一类型元素的外延层中刻蚀形成第一沟槽；步骤二、在所述第一沟槽中进行淀积形成场氧化层，所述场氧化层覆盖于所述第一沟槽的侧壁和底部，所述第一沟槽的两侧壁上的所述场氧化层之间形成第二沟槽；步骤三、采用多晶硅淀积工艺在所述第二沟槽中形成第一多晶层，所述第一多晶层将所述第二沟槽完全填充；步骤四、对所述场氧化层进行刻蚀，在所述第一多晶层两侧形成有第三沟槽；步骤五、进行氧化工艺，所述第三沟槽之间的第一多晶层表面被氧化形成二氧化硅，所述第三沟槽侧壁形成有栅极氧化层；步骤六、对所述第三沟槽进行多晶硅淀积形成栅极；步骤七、对所述第一沟槽两侧的所述外延层进行第二类型元素掺杂形成阱区；步骤八、采用第二掩膜对所述阱区进行掺杂，在所述第二掩膜定义的源区位置形成屏蔽栅功率器件的源极；步骤九、采用第三掩膜进行刻蚀使得所述第一多晶层引出屏蔽线，所述栅极引出栅极线；步骤十、淀积层间绝缘层，采用第四掩膜刻蚀形成接触孔，然后进行金属淀积形成金属层。

【技术特征摘要】
1.一种屏蔽栅功率器件的制造方法，其特征在于，包括以下步骤：步骤一、采用第一掩膜在掺杂有第一类型元素的外延层中刻蚀形成第一沟槽；步骤二、在所述第一沟槽中进行淀积形成场氧化层，所述场氧化层覆盖于所述第一沟槽的侧壁和底部，所述第一沟槽的两侧壁上的所述场氧化层之间形成第二沟槽；步骤三、采用多晶硅淀积工艺在所述第二沟槽中形成第一多晶层，所述第一多晶层将所述第二沟槽完全填充；步骤四、对所述场氧化层进行刻蚀，在所述第一多晶层两侧形成有第三沟槽；步骤五、进行氧化工艺，所述第三沟槽之间的第一多晶层表面被氧化形成二氧化硅，所述第三沟槽侧壁形成有栅极氧化层；步骤六、对所述第三沟槽进行多晶硅淀积形成栅极；步骤七、对所述第一沟槽两侧的所述外延层进行第二类型元素掺杂形成阱区；步骤八、采用第二掩膜对所述阱区进行掺杂，在所述第二掩膜定义的源区位置形成屏蔽栅功率器件的源...

【专利技术属性】
技术研发人员：李东升，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44