超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构采用多次沟槽刻蚀加填充工艺形成，对应沟槽在纵向上分成两个以上的子沟槽，各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处，通过增加叠加位置处的第二导电类型杂质的总量，来提高叠加位置处的第二导电类型子柱被完全横向耗尽时的第一夹断电压并使第一夹断电压大于的底部的各纵向位置处的夹断电压，以保证反偏时各叠加位置底部的第二导电类型子柱都先于叠加位置夹断。本发明专利技术还提供一种超结器件的制造方法。本发明专利技术能采用多次沟槽刻蚀加填充形成的超结结构从而降低工艺难度，同时能增加子沟槽的叠加位置处的夹断电压，能提高超结器件的击穿电压。

Super junction device and its manufacturing method

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结器件如超结MOSFET中采用了超结结构，超结结构由交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结MOSFET。所以，超结MOSFET是在VDMOS基础上，在横向上加入具有纵向结构的P型柱。在很低的击穿电压情况下，P型柱跟由N型漂移区形成的N型柱进行横向耗尽，从而能在不降低击穿电压的情况下，大幅降低漂移区的导通电阻，从而可以实现更小的芯片面积和更快的开关速度。超结MOSFET的超结结构中通常是在N型外延层中形成P型柱来实现，P型柱的形成有两种实现方式，一种是基于多次外延的工艺，另外一种是基于深沟槽即超结结构对应的沟槽的刻蚀的工艺。多次外延工艺具有实现方式简单，但是工艺步骤多，流程长。对于目前600V的超结MOSFET器件，采用多次外延技术，需要外延的层数通常超过7次，甚至达到13次。而基于深槽刻蚀和P型硅填入工艺形成P型柱，P型柱的形成仅仅是通过一次深槽刻蚀形成的，工艺步骤少。但是为了保证P型硅填入没有缺陷，其深槽刻蚀的角度通常不是垂直的，而是倾斜的，其角度通常在88度～89度之间。如图1A至图1B所示，是现有第一种超结器件的制造方法形成超结结构的各步骤中的器件结构图；现有第一种超结器件的制造方法中，形成超结结构的步骤包括：如图1A所示，提高一半导体衬底如硅衬底，通常所述半导体衬底为N+掺杂，掺杂杂质通常选用扩散速率较慢的As。所述半导体衬底的电阻率通常在1mΩ*cm～2mΩ*cm之间。在所述半导体衬底表面形成有N型外延层如N型硅外延层101，击穿电压越高，所需的所述N型外延层101的厚度越厚。对于目前常用的600V的超结MOSFET，其所述N型外延层101的厚度通常为50μm。之后，采用光刻加刻蚀工艺在所述N型外延层101中形成沟槽102。通常，形成所述沟槽102的工艺中需要采用到硬质掩模层(HardMask)104。通常HardMask是由氧化层(Oxide)组成，也可以是氧化层加氮化层加氧化层的叠加层(Oxide+Nitride+Oxide，ONO)结构。具体为：先在所述N型外延层101的表面形成所述硬质掩模层104，之后光刻定义出所述沟槽102的形成区域；之后，依次刻蚀所述硬质掩模层104和所述N型外延层101形成所述沟槽102。所述沟槽102刻蚀的角度通常是倾斜的，为88度～89度之间。这样会导致所述沟槽102上面的开口大，下面的开口小。以600V超结器件为例，所述沟槽102的开口为4μm，所述沟槽102刻蚀的深度为40μm,所述沟槽102刻蚀的倾斜角通常为88.5度，所述沟槽102底部的开口仅仅只有1.9μm，不到顶部开口的50％。之后，如图1B所示，在所述沟槽102中填充P型外延层如P型硅外延层103。填充完成P型外延层103之后，通常还需要采用化学机械研磨(CMP)工艺进行平坦化，CMP以所述硬质掩模层104的剩余的膜层做停止层，CMP平坦化后去除剩余的所述硬质掩模层104。之后形成有填充于所述沟槽102中的P型外延层103组成的P型柱103，所述P型柱103之间的所述N型外延层101组成N型柱101，由所述P型柱103和所述N型柱101交替排列形成超结结构。由图1B所示可知，所述超结结构顶部区域中P型杂质总量多，N型杂质总量少；所述超结结构底部区域的P型杂质总量少，N型杂质总量多，这样导致PN平衡即P型柱和N型柱的杂质平衡匹配会偏离于理想状态，从而使PN平衡受到破坏。这样在超结结构的体内如P型柱的体内的纵向上形成一个电场强度的峰值，而理想情况超结结构如P型柱的体内在纵向上的电场强度的分布近似为平的。图4中的曲线401对应于现有第一种方法形成的超结器件的P型柱的电场强度的纵向分布曲线，可以看出，只有一个电场强度峰值。为了降低上述PN平衡受到破坏并使电场强度分布会产生一个峰值对应的效应，采用两次沟槽来形成超结结构的工艺方法被提出来了。如图2所示，是现有第二种超结器件的制造方法形成超结结构的结构图；现有第二种方法主要是将现有第一种方法的沟槽在纵向上分成两个子沟槽，如将沟槽202在纵向上分成子沟槽202a和202b。形成子沟槽202a和202b的方法和现有第一种方法中形成沟槽的方法相同，也是采用光刻加刻蚀工艺形成；N型外延层201由N型子外延层201a和201b叠加而成。具体工艺顺序为：先提供N型外延层201中的底部的N型子外延层201a；之后，采用和现有第一种方法形成沟槽的相同的工艺即采用光刻加刻蚀工艺在N型子外延层201a中形成子沟槽202a；之后，采用第一种方法中填充沟槽的相同的工艺在子沟槽202a中填充P型子外延层并形成P型子柱203a，由P型子柱203a之间的N型子外延层201a组成N型子柱201a。之后，形成N型子外延层201b，在N型子外延层201b中形成子沟槽202b，填充子沟槽202b并形成P型子柱203b，由P型子柱203b之间的N型子外延层201b组成N型子柱201b。最后，形成有子沟槽202a和202b叠加而成的沟槽202，由P型子柱203a和203b叠加而成的P型柱203，由N型子柱201a和201b叠加而成的N型柱201，整个叠加形成的N型外延层也用标记201表示。由N型柱201和P型柱203交替排列形成超结结构。在超结结构形成器件的正面结构和背面结构就形成对应的超结器件。以600V超结MOSFET为例，采用第二种方法形成的结构具有如下特点：第一次沟槽刻蚀即子沟槽202a对应的刻蚀的顶部开口宽度即w201a还是4μm，顶部开口直接由光刻工艺定义；但是第一次沟槽刻蚀的深度只有20μm，这样会使第一次沟槽刻蚀的难度降低后续的沟槽填充工艺的难度也降低；而且子沟槽202a底部的开口宽度变为2.95μm，相对于第一种方法的1.9μm会增加；上述宽度的比较是假定第一沟槽刻蚀的倾斜角度和现有第一种方法的沟槽刻蚀相同不变。而实际上沟槽刻蚀的深度越浅，P型硅填入的工艺更容易实现，沟槽刻蚀的倾斜角可以更接近于垂直。因为子沟槽202a的底部的开口变宽了，PN平衡会更接近于理想情况。第二次沟槽刻蚀和第一次沟槽刻蚀相同，也使子沟槽202b具有和子沟槽202a相似的优点，并最后使顶部的P型子柱203b和N型子柱201b之间的PN平衡特性得到改善。对于，沟槽202的深度为20微米的情形，N型子外延层201b的厚度为20微米，第二次沟槽刻蚀的深度一般大于N型子外延层201b的厚度，这样能保证子沟槽202b和202a能连接起来。考虑到工艺的波动(Variation)，在实际情况下，通常将其子沟槽202b的刻蚀的深度取为N型子本文档来自技高网...

【技术保护点】
1.一种超结器件，其特征在于，包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；/n所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成；/n超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；/n所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类型子柱叠加形成第二导电类型柱；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，由各所述第一导电类型子柱叠加形成所述第一导电类型柱；利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度；/n在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。/n...

【技术特征摘要】
1.一种超结器件，其特征在于，包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；
所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成；
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；
所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类型子柱叠加形成第二导电类型柱；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，由各所述第一导电类型子柱叠加形成所述第一导电类型柱；利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度；
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。


2.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度大于底部的所述子沟槽的顶部开口宽度，通过增加顶部的所述子沟槽的顶部开口宽度来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。


3.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角大于底部的所述子沟槽的侧面倾角，通过增加顶部的所述子沟槽的侧面倾角来增加顶部的所述子沟槽的底部宽度并从而增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。


4.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，在两个上下相邻的所述子沟槽的叠加位置处还包括第二导电类型杂质注入区，所述第二导电类型杂质注入区在顶部的所述子沟槽填充之前注入在填充于底部的所述子沟槽中的所述第二导电类型子柱的顶部，通过所述第二导电类型杂质注入区来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。


5.如权利要求1所述的超结器件，其特征在于：各所述沟槽对应的纵向叠加的所述子沟槽的数量为2个。


6.如权利要求2所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度和底部的所述子沟槽的顶部开口宽度的差大于等于0.5微米。


7.如权利要求3所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角和底部的所述子沟槽的侧面倾角的差大于等于0.5度。


8.如权利要求4所述的超结器件，其特征在于：所述第二导电类型杂质注入区的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。


9.一种超结器件的制造方法，其特征在于，超结器件包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；所述超结结构的形成步骤包括：
步骤一、提供最底部的第一导电类型子外延层，采用光刻加刻蚀工艺在最底部的所述第一导电类型子外延层中形成最底部的子沟槽；
步骤二、在最底部的所述子沟槽中填充第二导电类型子外延层形成最底部的第二导电类型子柱，由最底部...

【专利技术属性】
技术研发人员：姜峰，肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44