超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构采用多次沟槽刻蚀加填充工艺形成，对应沟槽在纵向上分成两个以上的子沟槽，各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处的第一夹断电压会降低，调节叠加位置处底部对应的第二导电类型子柱的各纵向位置处对应的第二夹断电压到小于第一夹断电压，从而保证反偏时各叠加位置底部的第二导电类型子柱都先于叠加位置夹断。本发明专利技术还提供一种超结器件的制造方法。本发明专利技术能采用多次沟槽刻蚀加填充形成的超结结构从而降低工艺难度，同时能保证子沟槽的叠加位置底部的第二导电类型柱先夹断，能提高超结器件的击穿电压。

Super junction device and its manufacturing method

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结器件如超结MOSFET中采用了超结结构，超结结构由交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结MOSFET。所以，超结MOSFET是在VDMOS基础上，在横向上加入具有纵向结构的P型柱。在很低的击穿电压情况下，P型柱跟由N型漂移区形成的N型柱进行横向耗尽，从而能在不降低击穿电压的情况下，大幅降低漂移区的导通电阻，从而可以实现更小的芯片面积和更快的开关速度。超结MOSFET的超结结构中通常是在N型外延层中形成P型柱来实现，P型柱的形成有两种实现方式，一种是基于多次外延的工艺，另外一种是基于深沟槽即本文档来自技高网...

【技术保护点】
1.一种超结器件，其特征在于，包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；/n所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成；/n超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；/n所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类...

【技术特征摘要】
1.一种超结器件，其特征在于，包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；
所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成；
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；
所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类型子柱叠加形成第二导电类型柱；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，由各所述第一导电类型子柱叠加形成所述第一导电类型柱；同一层的各所述第一导电类型子柱和对应的所述第二导电类型子柱交替排列形成对应层的超结子结构，由各层所述超结子结构叠加形成所述超结结构；
利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度；
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，所述叠加位置处的所述第二导电类型子柱具有被完全横向耗尽对应的第一夹断电压，所述第一夹断电压会随着所述叠加位置处顶部对应的所述子沟槽的底部宽度的缩小而减小，通过调节所述叠加位置处底部对应的所述第二导电类型子柱的各纵向位置处对应的第二夹断电压且使各纵向位置处的所述第二夹断电压都小于所述第一夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。


2.如权利要求1所述的超结器件，其特征在于：所述叠加位置处底部对应的所述第二导电类型子柱的掺杂浓度低于所述叠加位置处顶部对应的所述第二导电类型子柱的掺杂浓度；通过降低所述叠加位置处底部对应的所述第二导电类型子柱的掺杂浓度来降低所述第二夹断电压。


3.如权利要求2所述的超结器件，其特征在于：所述叠加位置处底部对应的所述第一导电类型子柱的掺杂浓度也降低且所述叠加位置处底部对应的所述第一导电类型子柱的掺杂浓度低于所述叠加位置处顶部对应的所述第一导电类型子柱的掺杂浓度。


4.如权利要求1所述的超结器件，其特征在于：在所述叠加位置处底部对应的所述第二导电类型子柱的外延填充之前，在对应的所述子沟槽的底部表面和侧面形成有通过离子注入形成的第一导电类型注入杂质，所述第一导电类型注入杂质叠加到对应的所述第一导电类型子柱中，增加对所述第二导电类型子柱的横向耗尽并从而降低所述第二夹断电压。


5.如权利要求4所述的超结器件，其特征在于：所述第一导电类型注入杂质的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2，注入角度为0度或采用带角度注入。


6.如权利要求1所述的超结器件，其特征在于：超结器件为超结MOSFET。


7.如权利要求6所述的超结器件，其特征在于：所述超结MOSFET的栅极结构为平面栅结构或者为沟槽栅结构。


8.如权利要求1所述的超结器件，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。


9.一种超结器件的制造方法，其特征在于，超结器件包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；所述超结结构的形成步骤包括：
步骤一、提供最底部的第一导电类型子外延层，采用光刻加刻蚀工艺在最底部的所述第一导电类型子外延层中形成最底部的子沟槽；
步骤二、...

【专利技术属性】
技术研发人员：姜峰，肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44