超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，由保护环氧化膜将电流流动区以及终端区的截止区打开，在电流流动区的超结结构的各P型柱的顶部都形成有P型阱；JFET离子注入由保护环氧化膜自对准定义并同时形成JFET区和包围截止区的电场阻挡层；栅极结构采用分栅平面栅结构，JFET离子注入在分栅平面栅的栅氧化膜的形成工艺之前进行，使JFET离子注入杂质具有经过栅氧化膜的热氧化工艺进行退火推进的结构。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能对JFET区和电场阻挡层实现更好的扩散，从而能降低器件的导通电阻以及提高器件的可靠性，能防止在截止区处发生软击穿，能提高器件的抗电流冲击能力，同时不会增加工艺成本以及降低开关损耗。

Super junction device and its manufacturing method

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种超结(superjunction)器件的制造方法。
技术介绍
现有超结器件包括电流流动区通常也称电荷流动区和承受电压的终端区，在电流流动区和终端区之间还包括过渡区。在电流流动区中，有交替排列的P型柱和N型柱即P-N柱，P-N柱形成超结结构，通常，P型柱是由填充于沟槽即超结沟槽中的P型外延层组成，N型柱由P型柱之间的N型外延层组成。以条状的P-N柱的结构为例，每个N柱的上方有一个栅极结构，栅极结构包括平面栅结构和沟槽栅结构。对于平面栅结构，该栅极结构可以部分覆盖周边的P型柱，也可以不覆盖，每个P型柱的上方有一个P型阱，在P型阱里有一个由N+区组成的源区；在源区顶部形成有一个接触孔，源区通过顶部的接触孔连接到由正面金属层组成的源极即金属源极；同时，源区的接触孔的底部还通过一个高浓度的P+接触区与P型阱相连。相邻的P型阱之间有一个N型区域，器件导通时，被栅极结构覆盖的P型阱表面反型并形成沟道，源区的电子经过P型阱表面的反型层即沟道流动到P型阱之外的N型区域，之后通过N型外延即N型柱以及N型柱底部的N型外延流动到背面高浓度的漏区并流动到由背面金属层组成的漏极，从而形成导通电流。两个相邻P型阱之间N型区域也称为JFET区，现有技术中，为了降低导通电阻，通常在两个相邻P型阱之间N型区域注入一定的N型离子，例如磷离子，形成一个浓度比N型外延层高的区域，从而降低器件的导通电阻(Rdson)。为了降低器件的开关损耗，减小逆导电容(Crss)是很有效的，Crss等于栅漏电容(Cgd)。为了减小Cgd一个最直接的方法是减小栅极和JFET区域的覆盖面积，一种器件的设计平面栅设计成分开的结构即采用分栅平面栅。现有技术中，采用分栅平面栅后，为了降低器件的导通电阻，会利用离子注入进行一次JFET离子注入，现有的技术中，JFET离子注入置于多晶硅栅刻蚀完成后，而JFET离子注入完成之后再进行源区的N+离子注入，之后会经过一个激活过程，通过该激活过程同时来实现对源区和JFET区的激活，激活温度一般在900℃～950℃，所有，现有工艺中，JFET区与N+源区将经历基本一样的热过程，这个过程对JFET区的扩散作用比较有限，因此会影响器件的Rdson，同时由于JFET区域的浓度较高，使得该区域的电场强度提高，会影响器件的可靠性。过渡区中有一个和电流流动区的P型阱相连的P型环区域，该P型区域上有接触孔，接触孔之下也有一个高浓度的P+接触区；因此P型环通过P+接触区和顶部的接触孔接触并通过顶部的接触孔连接到由正面金属层组成的源极；这样，P型环和电流流动区中的P型阱以及源区都连接到源极。终端区用于在横向上承受源区和漏区之间的电压，在一般的超结MOSFET器件中，该终端区主要由交替排列的P-N柱构成，或者在交替排列的P-N柱之外侧，还有一个由N+区组成的截止区。这个交替排列的P-N柱在源区和漏区之间加反向偏置时，其中的载流子互相耗尽，形成一个耗尽区用于承受这个横向电压。为了提高器件的竞争能力，需要采用最小的终端尺寸，这样P-N柱的横向电场强度就会加大，从而使得器件终端的设计更加重要。这个N+截止区是一个很高浓度的N型区域，因此在器件的终端区的P-N柱相互耗尽，将接近N+区域的N-外延层耗尽完了，接触到N+区域时，会出现一个电场强度的尖峰(局部电场强度提高),造成器件的漏电增加，出现软击穿。此外，超结器件如超结MOSFET，由于比导通电阻减小，适应于一定电流的器件芯片面积不断减小，如何提高器件的抗电流冲击能力也一直是一个挑战。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能实现分栅平面栅结构来降低器件的栅漏电容，同时能对具有分栅平面栅结构的超结器件的JFET区实现更好的扩散，从而能降低器件的导通电阻以及提高器件的可靠性，同时不会增加工艺成本；能防止在截止区处发生软击穿，能提高器件的抗电流冲击能力。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；由第一氧化膜进行光刻刻蚀形成的保护环氧化膜将所述电流流动区打开以及将所述过渡区覆盖以及将由N+区组成的截止区以内的所述终端区覆盖。在所述电流流动区中包括如下结构：N型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构。在各所述P型柱的顶部都形成有一个P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面。JFET区，所述JFET区通过JFET离子注入形成且所述JFET离子注入的区域由所述保护环氧化膜自对准定义；所述JFET区的掺杂浓度小于所述P型阱的掺杂浓度，在叠加有所述JFET离子注入的杂质的所述P型阱的表面依然保持为P型掺杂，使所述JFET区自对准位于所述P型阱之间。分栅平面栅结构，由栅氧化膜和多晶硅栅叠加而成；由一个所述N型柱和邻近的一个所述P型柱组成一个超结单元，在同一所述超结单元的所述N型柱上方的包括两个分开的所述分栅平面栅结构。各所述多晶硅栅覆盖对应的所述P型阱并延伸到所述P型阱邻近的所述JFET区域的表面，被所述多晶硅栅所覆盖的所述P型阱的表面用于形成沟道；所述分栅平面栅结构使所述JFET区域和所述多晶硅栅之间的横向交叠区域减少，从而减少器件的栅漏电容。由N+区组成的源区形成在所述P型阱的表面且所述源区和所述多晶硅栅的位于所述P型阱上的侧面自对准。所述JFET离子注入在所述栅氧化膜的形成工艺之前进行，所述栅氧化膜为热氧化膜，使所述JFET区具有经过所述栅氧化膜的热氧化工艺进行退火推进的结构，所述栅氧化膜的热氧化工艺使所述JFET区的扩散区域增加，能减少漂移区电阻；所述JFET区的扩散区域增加同时使所述P型阱形成所述沟道的区域减少，能减少沟道电阻；所述JFET区的扩散区域增加还使所述JFET区和所述P型阱形成的PN结缓变效果增加，改善器件的可靠性；形成所述沟道所需的阈值电压由所述JFET区和所述P型阱的叠加后的P型净掺杂浓度决定，从而能提高所述P型阱的掺杂浓度并从而提高器件的抗电流击穿能力。所述过渡区和所述终端区中也形成有所述超结结构。在所述过渡区中形成有P型环。在所述终端区中形成有和所述JFET区的工艺相同且同时形成的电场阻挡层，所述电场阻挡层的掺杂浓度比所述截止区低2个以上数量级，所述电场阻挡层在所述栅氧化膜的热过程作用下充分扩散并在纵向和横向上将所述截止区充分包围，使器件反偏时避免耗尽层接触到所述截止区并将电场中止在所述电场阻挡层中，从而改善器件的软击穿特性。进一步的改进是，所述第一氧化膜的厚度为进一步的改进是，所述第一氧化膜的工艺温度为800℃以上。进一步的本文档来自技高网...

【技术保护点】
1.一种超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于：由第一氧化膜进行光刻刻蚀形成的保护环氧化膜将所述电流流动区打开以及将所述过渡区覆盖以及将由N+区组成的截止区以内的所述终端区覆盖；/n在所述电流流动区中包括如下结构：/nN型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；/n在各所述P型柱的顶部都形成有一个P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面；/nJFET区，所述JFET区通过JFET离子注入形成且所述JFET离子注入的区域由所述保护环氧化膜自对准定义；所述JFET区的掺杂浓度小于所述P型阱的掺杂浓度，在叠加有所述JFET离子注入的杂质的所述P型阱的表面依然保持为P型掺杂，使所述JFET区自对准位于所述P型阱之间；/n分栅平面栅结构，由栅氧化膜和多晶硅栅叠加而成；由一个所述N型柱和邻近的一个所述P型柱组成一个超结单元，在同一所述超结单元的所述N型柱上方的包括两个分开的所述分栅平面栅结构；/n各所述多晶硅栅覆盖对应的所述P型阱并延伸到所述P型阱邻近的所述JFET区域的表面，被所述多晶硅栅所覆盖的所述P型阱的表面用于形成沟道；所述分栅平面栅结构使所述JFET区域和所述多晶硅栅之间的横向交叠区域减少，从而减少器件的栅漏电容；/n由N+区组成的源区形成在所述P型阱的表面且所述源区和所述多晶硅栅的位于所述P型阱上的侧面自对准；/n所述JFET离子注入在所述栅氧化膜的形成工艺之前进行，所述栅氧化膜为热氧化膜，使所述JFET区具有经过所述栅氧化膜的热氧化工艺进行退火推进的结构，所述栅氧化膜的热氧化工艺使所述JFET区的扩散区域增加，能减少漂移区电阻；所述JFET区的扩散区域增加同时使所述P型阱形成所述沟道的区域减少，能减少沟道电阻；所述JFET区的扩散区域增加还使所述JFET区和所述P型阱形成的PN结缓变效果增加，改善器件的可靠性；形成所述沟道所需的阈值电压由所述JFET区和所述P型阱的叠加后的P型净掺杂浓度决定，从而能提高所述P型阱的掺杂浓度并从而提高器件的抗电流击穿能力；/n所述过渡区和所述终端区中也形成有所述超结结构；/n在所述过渡区中形成有P型环；/n在所述终端区中形成有和所述JFET区的工艺相同且同时形成的电场阻挡层，所述电场阻挡层的掺杂浓度比所述截止区低2个以上数量级，所述电场阻挡层在所述栅氧化膜的热过程作用下充分扩散并在纵向和横向上将所述截止区充分包围，使器件反偏时避免耗尽层接触到所述截止区并将电场中止在所述电场阻挡层中，从而改善器件的软击穿特性。/n...

【技术特征摘要】
1.一种超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于：由第一氧化膜进行光刻刻蚀形成的保护环氧化膜将所述电流流动区打开以及将所述过渡区覆盖以及将由N+区组成的截止区以内的所述终端区覆盖；
在所述电流流动区中包括如下结构：
N型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；
在各所述P型柱的顶部都形成有一个P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面；
JFET区，所述JFET区通过JFET离子注入形成且所述JFET离子注入的区域由所述保护环氧化膜自对准定义；所述JFET区的掺杂浓度小于所述P型阱的掺杂浓度，在叠加有所述JFET离子注入的杂质的所述P型阱的表面依然保持为P型掺杂，使所述JFET区自对准位于所述P型阱之间；
分栅平面栅结构，由栅氧化膜和多晶硅栅叠加而成；由一个所述N型柱和邻近的一个所述P型柱组成一个超结单元，在同一所述超结单元的所述N型柱上方的包括两个分开的所述分栅平面栅结构；
各所述多晶硅栅覆盖对应的所述P型阱并延伸到所述P型阱邻近的所述JFET区域的表面，被所述多晶硅栅所覆盖的所述P型阱的表面用于形成沟道；所述分栅平面栅结构使所述JFET区域和所述多晶硅栅之间的横向交叠区域减少，从而减少器件的栅漏电容；
由N+区组成的源区形成在所述P型阱的表面且所述源区和所述多晶硅栅的位于所述P型阱上的侧面自对准；
所述JFET离子注入在所述栅氧化膜的形成工艺之前进行，所述栅氧化膜为热氧化膜，使所述JFET区具有经过所述栅氧化膜的热氧化工艺进行退火推进的结构，所述栅氧化膜的热氧化工艺使所述JFET区的扩散区域增加，能减少漂移区电阻；所述JFET区的扩散区域增加同时使所述P型阱形成所述沟道的区域减少，能减少沟道电阻；所述JFET区的扩散区域增加还使所述JFET区和所述P型阱形成的PN结缓变效果增加，改善器件的可靠性；形成所述沟道所需的阈值电压由所述JFET区和所述P型阱的叠加后的P型净掺杂浓度决定，从而能提高所述P型阱的掺杂浓度并从而提高器件的抗电流击穿能力；
所述过渡区和所述终端区中也形成有所述超结结构；
在所述过渡区中形成有P型环；
在所述终端区中形成有和所述JFET区的工艺相同且同时形成的电场阻挡层，所述电场阻挡层的掺杂浓度比所述截止区低2个以上数量级，所述电场阻挡层在所述栅氧化膜的热过程作用下充分扩散并在纵向和横向上将所述截止区充分包围，使器件反偏时避免耗尽层接触到所述截止区并将电场中止在所述电场阻挡层中，从而改善器件的软击穿特性。


2.如权利要求1所述的超结器件，其特征在于：所述第一氧化膜的厚度为


3.如权利要求2所述的超结器件，其特征在于：所述第一氧化膜的工艺温度为800℃以上。


4.如权利要求1所述的超结器件，其特征在于：所述栅氧化膜的厚度为所述多晶硅栅的厚度为


5.如权利要求4所述的超结器件，其特征在于：所述栅氧化膜的热氧化工艺的条件为：工艺温度为1050℃，氧化膜淀积工艺时间为60分钟，从800℃至1050℃的升温速率为5℃/分钟，从1050℃至800℃的降温速率为2℃/分钟。


6.如权利要求1所述的超结器件，其特征在于：所述JFET离子注入的工艺条件为：注入杂质为磷，注入剂量为1E12cm-2～4E12cm-2，注入能量为30Kev～100Kev；
或者，所述JFET离子注入分成注入能量不同的两次，两次注入对应的注入能量分布为：30Kev～60Kev和500Kev～1.5MeKev，注入杂质都为磷，注入剂量都为1E12cm-2～4E12cm-2。


7.如权利要求1所述的超结器件，其特征在于：所述P型阱的离子注入的工艺条件为：注入杂质为硼，注入剂量为3E13cm-2～1E14cm-2，注入能量为30Kev～100Kev；
所述P型环的形成工艺和所述P型阱的形成工艺相同且同时形成；或者，所述P型环单独采用一次光刻定义加P型离子注入形成。


8.如权利要求1所述的超结器件，其特征在于：所述源区的离子注入的工艺条件为：注入杂质为磷或砷，注入剂量为3E15cm-2～8E15cm-2，注入能量为30Kev～100Kev；所述源区的离子注入完成之后进行快速热退火激活，所述源区对应的快速热退火的工艺条件为：退火温度为1000℃～1100℃，退火时间为15s～30s；
所述截止区和所述源区的形成工艺相同且同时形成。


9.一种超结器件的制造方法，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动...

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44