一种肖特基二极管器件及制造方法技术

本发明专利技术属于半导体芯片技术领域，提供了一种肖特基二极管器件及制造方法，本发明专利技术提供的肖特基二极管器件中包括半导体衬底、外延层、多个深槽、电介质层、多晶硅、金属电极层；通过采用较薄的第一电介质层使得相邻第一电介质层间的肖特基区中在较低的偏压下夹断漂移区，从而使得金属电极层与外延层界面处的电场强度在反向电压升高过程中保持在较低水平，而较厚的第二电介质层使得多晶硅对相邻电介质层间的漂移区进行横向耗尽，从而形成二维的降低表面电场效应，避免了肖特基二极管器件由于金属电极层与外延层界面的电场强度过高而导致击穿电压降低的问题，在不降低击穿电压的条件下降低了肖特基二极管器件的导通电压。

【技术实现步骤摘要】
一种肖特基二极管器件及制造方法
本专利技术涉及半导体芯片
，尤其涉及一种肖特基二极管器件及制造方法。
技术介绍
目前，随着半导体集成电路的不断发展，二极管作为一种用途广泛的器件在集成电路中发挥着越来越重要的作用。二极管具有两种类型，一种是PN结(PositiveNegativeJunction，PN结)二极管，一种是基于金属半导体接触的肖特基二极管。肖特基二极管相对PN结二极管具有较低的导通电压，可以降低在导通时的损耗，肖特基二极管的导通电压主要由金属和半导体的势垒高度和漂移区的电阻决定，金属和半导体的势垒高度越小导通电阻越小，但是势垒高度过小会增加肖特基二极管的漏电从而增加肖特基二极管的损耗。然而，降低漂移区的电阻需要提升漂移区的掺杂浓度或者降低外延层的厚度，在减小肖特基二极管的导通电压的同时通常也降低了肖特基二极管所承受的击穿电压。
技术实现思路
本专利技术的目的在于提供一种肖特基二极管器件及制造方法，可以避免在减小肖特基二极管器件的导通电压时导致击穿电压降低的问题。本专利技术提供的肖特基二极管器件包括：半导体衬底；形成在所述半导体衬底上的外延层，其中，所述外延层开设有多个深槽；形成在所述深槽内壁的电介质层；形成于所述深槽内且位于在所述电介质层之间的多晶硅；及形成在相邻的所述深槽之间的所述外延层表面的金属电极层，所述金属电极层通过接触孔与所述多晶硅相连；其中，所述电介质层至少包括具有第一厚度的第一电介质层和具有第二厚度的第二电介质层，所述第一电介质层靠近所述深槽开口方向，所述第二电介质层靠近所述深槽的底部，所述第一厚度小于所述第二厚度。优选地，所述第一电介质层位于所述深槽的侧壁上方，所述第二电介质层位于所述深槽的侧壁下方及所述深槽的底部。优选地，所述电介质层还包括具有第三厚度的第三电介质层，所述第三厚度大于所述第一厚度且小于所述第二厚度，所述第三电介质层位于所述第一电介质层与所述第二电介质层之间并且两端分别与所述第一电介质层和所述第二电介质层接触。优选地，所述电介质层还包括具有第四厚度的第四电介质层，所述第四电介质层位于所述第一电介质层与所述第二电介质层之间并且两端分别与所述第一电介质层和所述第二电介质层接触，所述第四电介质层的第四厚度在沿着所述第二电介质层向所述第一电介质层的方向上逐渐变小。优选地，所述电介质层为二氧化硅。为了解决上述问题，本专利技术还提供了一种肖特基二极管器件的制造方法，包括以下步骤：步骤一、在半导体衬底上通过外延生长形成外延层；步骤二、在所述外延层上沉积第一掩膜；步骤三、对所述外延层进行深槽刻蚀，在所述外延层上沉积有所述第一掩膜以外的位置进行刻蚀形成深槽；步骤四、去除所述第一掩膜，在所述外延层表面形成电介质层；步骤五、在形成有所述电介质层的深槽中沉积多晶硅，并对所述多晶硅进行刻蚀形成第一沟槽，所述第一沟槽具有第一深度；步骤六、对所述电介质层中靠近所述深槽开口方向的部分进行刻蚀使得所述电介质层包括具有第一厚度的第一电介质层和具有第二厚度的第二电介质层，所述第一电介质层靠近所述深槽开口方向，所述第二电介质层靠近所述深槽的底部，所述第一厚度小于所述第二厚度；步骤七、在所述第一沟槽中沉积多晶硅使得所述多晶硅的表面与相邻的所述深槽之间的外延层表面齐平。步骤八、在相邻的所述深槽之间的外延层表面形成金属电极层，所述金属电极层与所述多晶硅相连。优选地，在所述步骤六之后，所述步骤七之前还包括下述步骤：对所述第二电介质层进行刻蚀形成具有第三厚度的第三电介质层，使得所述第三厚度大于所述第一厚度且小于所述第二厚度，所述第三电介质层位于所述第一电介质层与所述第二电介质层之间并且与所述第一电介质层和所述第二电介质层接触。优选地，在所述步骤六之后，所述步骤七之前还包括下述步骤：对所述第二电介质层进行刻蚀形成具有第四厚度的第四电介质层，使得所述第四电介质层的第四厚度小于所述第二厚度且大于所述第一厚度，所述第四电介质层位于所述第一电介质层与所述第二电介质层之间并且两端分别与所述第一电介质层和所述第二电介质层接触，所述第四电介质层的第四厚度在沿着所述第二电介质层向所述第一电介质层的方向上逐渐变小。优选地，所述第一掩膜板为硬膜，所述硬膜的成分为氧化物和/或氮化物。优选地，所述电介质层为二氧化硅。本专利技术提供的肖特基二极管器件及制造方法中，肖特基二极管器件中至少包括了半导体衬底；形成在所述半导体衬底上的外延层，其中，所述外延层开设有多个深槽；形成在所述深槽内壁的电介质层；形成于所述深槽内且位于在所述电介质层之间的多晶硅；及形成在相邻的所述深槽之间的所述外延层表面的金属电极层，所述金属电极层通过接触孔与所述多晶硅相连；其中，所述电介质层至少包括具有第一厚度的第一电介质层和具有第二厚度的第二电介质层，所述第一电介质层靠近所述深槽开口方向，所述第二电介质层靠近所述深槽的底部，所述第一厚度小于所述第二厚度。通过采用较薄的第一电介质层使得相邻电介质层间肖特基区的顶部形成一个夹断电压夹断外延层形成的漂移区，从而屏蔽金属电极层与外延层的界面以使得金属电极层与外延层之间的电场强度在反向电压升高过程中保持在较低水平，而较厚的第二电介质层对相邻电介质层间的漂移区进行横向耗尽，从而形成二维的降低表面电场效应，避免了肖特基二极管器件在反向电压升高过程中由于金属电极层与外延层界面的电场强度过高而导致击穿电压降低的问题，在不降低击穿电压的条件下降低了肖特基二极管器件的导通电压。附图说明图1为本专利技术实施例一中提供的肖特基二极管器件的结构示意图；图2为本专利技术实施例二中提供的肖特基二极管器件的结构示意图；图3为本专利技术实施例三中提供的肖特基二极管器件的结构示意图；图4为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中在半导体衬底上形成外延层的结构示意图；图5为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中在外延层上沉积第一掩膜的结构示意图；图6为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中对外延层进行深槽刻蚀形成深槽的结构示意图；图7为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中在深槽中形成第二电介质层的结构示意图；图8为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中在深槽中沉积多晶硅的结构示意图；图9为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中对第二电介质层进行刻蚀在深槽侧壁上方形成第一电介质层的结构示意图；图10为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中对深槽进行淀积后的结构示意图。图11为本专利技术实施例中提供的一种肖特基二极管器件的制造方法中在相邻深槽间的外延层上形成金属电极层的结构示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。本专利技术实施例一提供了一种肖特基二极管器件。如图1所示，本实施例中的肖特基二极管器件，包括：半导体衬底1，形成在半导本文档来自技高网...

【技术保护点】
1.一种肖特基二极管器件，其特征在于，包括：半导体衬底；形成在所述半导体衬底上的外延层，其中，所述外延层开设有多个深槽；形成在所述深槽内壁的电介质层；形成于所述深槽内且位于在所述电介质层之间的多晶硅；及形成在相邻的所述深槽之间的所述外延层表面的金属电极层，所述金属电极层通过接触孔与所述多晶硅相连；其中，所述电介质层至少包括具有第一厚度的第一电介质层和具有第二厚度的第二电介质层，所述第一电介质层靠近所述深槽开口方向，所述第二电介质层靠近所述深槽的底部，所述第一厚度小于所述第二厚度。

【技术特征摘要】
1.一种肖特基二极管器件，其特征在于，包括：半导体衬底；形成在所述半导体衬底上的外延层，其中，所述外延层开设有多个深槽；形成在所述深槽内壁的电介质层；形成于所述深槽内且位于在所述电介质层之间的多晶硅；及形成在相邻的所述深槽之间的所述外延层表面的金属电极层，所述金属电极层通过接触孔与所述多晶硅相连；其中，所述电介质层至少包括具有第一厚度的第一电介质层和具有第二厚度的第二电介质层，所述第一电介质层靠近所述深槽开口方向，所述第二电介质层靠近所述深槽的底部，所述第一厚度小于所述第二厚度。2.如权利要求1所述的肖特基二极管器件，其特征在于，所述第一电介质层位于所述深槽的侧壁上方，所述第二电介质层位于所述深槽的侧壁下方及所述深槽的底部。3.如权利要求1或2所述的肖特基二极管器件，其特征在于，所述电介质层还包括具有第三厚度的第三电介质层，所述第三厚度大于所述第一厚度且小于所述第二厚度，所述第三电介质层位于所述第一电介质层与所述第二电介质层之间并且两端分别与所述第一电介质层和所述第二电介质层接触。4.如权利要求1或2所述的肖特基二极管器件，其特征在于，所述电介质层还包括具有第四厚度的第四电介质层，所述第四电介质层位于所述第一电介质层与所述第二电介质层之间并且两端分别与所述第一电介质层和所述第二电介质层接触，所述第四电介质层的第四厚度在沿着所述第二电介质层向所述第一电介质层的方向上逐渐变小。5.如权利要求1或2所述的肖特基二极管器件，其特征在于，所述电介质层为二氧化硅。6.一种肖特基二极管器件的制造方法，其特征在于，包括以下步骤：步骤一、在半导体衬底上通过外延生长形成外延层；步骤二、在所述外延层上沉积第一掩膜；步骤三、对所述外延层进行深槽刻蚀，在所述外延层上沉积有所述第一掩膜以外的位置进行...

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44