超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，包括：在半导体衬底上形成有多个沟槽；N型柱通过形成于沟槽的侧面的第一外延层和沟槽之间的半导体衬底横向叠加而成且N型柱的掺杂通过第一外延层的N型杂质扩散而成，P型柱由填充沟槽中的第二外延层组成。超结结构底部的半导体衬底的厚度由自对准形成于沟槽底部的通过氧注入和热处理形成的第一氧化层定义；超结器件的背面结构的背面掺杂区由形成于被减薄后的半导体衬底的背面的背面离子注入区组成。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能减少外延层的厚度和降低半导体衬底的掺杂浓度，从而能降低成本，还能提高器件性能的一致性，能对背面掺杂区的掺杂进行独立调节从而能改善器件的二级管的特性。

Super junction device and its manufacturing method

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。现有超结器件中，在电流流动区中，有交替排列的P-N柱即P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个栅极结构如多晶硅栅，该多晶硅栅可以部分覆盖周边的P柱，也可以不覆盖，每个P柱的上方有一个P型阱(PWell)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。交替排列的P-N柱构成超结，由于相邻的P-N柱的横向耗尽，因此该结构能够采用很高的N型杂质浓度，得到很低的比导通电阻的情况下，还能得到很高的击穿电压，只要这个交替排列的P-N柱实现很好的电荷平衡。交替排列的P-N柱的批量生产的制造方法有两种：第一种方法是多次外延加多次光刻和注入，它的优点是工艺步骤比较易于实现，但是步骤多，成本高。第二种方法是沟槽填充型，即在N型外延中通过刻蚀形成深沟槽，之后填充P型外延，这个工艺的制造难度比较高，但步骤不复杂，成本具有优势。但第二种制作方法具有如下缺点：第一个缺点是、由于超结结构需要完全形成在外延层中，故需要先淀积一层很厚的外延层，这个外延层的厚度随电压变化而变化，例如500V～600V的器件一般需要40微米～50微米厚的外延，900V～1000V的器件需要60微米～80微米厚的外延。较厚的外延层的成本较高。第二个缺点是、超结结构对应的外延层还需要淀积在一个很高浓度的N型衬底上，一般这个N型衬底的电阻率为0.001欧姆·厘米(ohm.cm)～0.003ohm.cm,对应掺杂浓度7.36E19cm-3～2.25E19cm-3。这样高浓度的衬底，有下面的问题，一是衬底的制造成本高，二是高浓度衬底在生产线上流动时，高浓度的杂质在高温工艺可能会出现扩散，或者在清洗工艺硅片的斜面的高浓度杂质可能对清洗槽曹城污染，特别是，这样的高浓度衬底在最后的减薄工艺中，绝大部分会被研磨掉，这就造成了很大的浪费。现有沟槽填充方法形成的超结结构无法避免上述两个缺点。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能降低外延和衬底成本。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件包括：N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度。在所述半导体衬底上形成有多个沟槽。在所述沟槽的底部的所述半导体衬底中形成有和所述沟槽自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层。在所述沟槽的底部表面和侧面形成有具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层的N型杂质在热过程中扩散到邻近的所述半导体衬底中并在未填满的所述沟槽之间形成N型柱。在形成有所述第一外延层的所述沟槽中完全填充有P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构。所述第一氧化层定义出所述超结结构底部的所述半导体衬底的厚度，超结器件的正面结构形成于所述超结结构的正面，所述超结器件的正面结构形成之后，所述半导体衬底的背面被减薄且减薄通过所述第一氧化层实现终点停止；所述第一氧化层在所述半导体衬底背面减薄后被去除。所述超结器件的背面结构的背面掺杂区由形成于被减薄后的所述半导体衬底的背面的背面离子注入区组成。进一步的改进是，所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。进一步的改进是，所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。进一步的改进是，所述含氧物质注入的含氧物质为HO。进一步的改进是，背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。进一步的改进是，所述超结器件为超结MOSFET，所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极。所述超结器件的背面结构包括由所述背面掺杂区组成的漏区和由背面金属层组成的漏极。进一步的改进是，所述超结MOSFET为N型器件，所述沟道区由P型阱组成，所述源区由N+掺杂区组成，所述漏区的背面掺杂区为N+掺杂。为解决上述技术问题，本专利技术提供的超结器件的制造方法包括如下步骤：步骤一、提供N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度。步骤二、在所述半导体衬底表面形成硬质掩膜层，进行光刻定义出沟槽的形成区域，采用干法刻蚀工艺在所述半导体衬底上形成有多个沟槽。步骤三、在所述沟槽的侧面和底部表面以及所述沟槽外的所述硬质掩膜层表面形成第二掩膜层，进行回刻将所述沟槽底部表面的所述第二掩膜层完全去除以及将所述沟槽侧面的所述第二掩膜层保留。步骤四、以回刻后的所述第二掩膜层为掩膜进行氧离子注入或含氧物质注入将氧杂质自对准的形成于所述沟槽的底部；进行热过程的处理将氧离子注入或含氧物质注入的氧和所述半导体衬底材料反应形成第一氧化层。步骤五、去除剩余的所述第二掩膜层，所述沟槽之间顶部表面的所述硬质掩膜层保留有部分厚度。步骤六、进行第一次外延生长，在所述沟槽的底部表面和侧面形成具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度。步骤七、进行热过程处理将所述第一外延层的N型杂质扩散到邻近的所述半导体衬底中，N型杂质扩散后的所述沟槽侧面的所述第一外延层和横向接触的所述半导体衬底组成位于未填满的所述沟槽之间的N型柱。步骤八、进行第二次外延生长在形成有所述第一外延层的所述沟槽中完全填充P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构。步骤九、在所述超结结构的正面形成超结器件的正面结构。步骤十、对所述半导体衬底进行以所述第一氧化层为终点停止层的背面减薄，之后去除所述第一氧化层。步骤十一、在所述半导体衬底的背面进行背面离子注入形成所述超结器件的背面结构的背面掺杂区。进一步的改进是，所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。所述硬质掩膜层由氧化硅膜、氮化硅膜和氧化硅膜叠加而成。所述第二掩膜层由氧化硅膜和氮化硅膜叠加而成，所述第二掩膜层的氧化硅膜通过热氧化工艺形成。进一步的改进是，步骤四中所述氧离子注入或所述含氧物质注入的注入能量为1Mev～2Mev，所述氧本文档来自技高网...

【技术保护点】
1.一种超结器件，其特征在于，包括：N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度；在所述半导体衬底上形成有多个沟槽；在所述沟槽的底部的所述半导体衬底中形成有和所述沟槽自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层；在所述沟槽的底部表面和侧面形成有具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层的N型杂质在热过程中扩散到邻近的所述半导体衬底中并在未填满的所述沟槽之间形成N型柱；在形成有所述第一外延层的所述沟槽中完全填充有P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构；所述第一氧化层定义出所述超结结构底部的所述半导体衬底的厚度，超结器件的正面结构形成于所述超结结构的正面，所述超结器件的正面结构形成之后，所述半导体衬底的背面被减薄且减薄通过所述第一氧化层实现终点停止；所述第一氧化层在所述半导体衬底背面减薄后被去除；所述超结器件的背面结构的背面掺杂区由形成于被减薄后的所述半导体衬底的背面的背面离子注入区组成。

【技术特征摘要】
1.一种超结器件，其特征在于，包括：N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度；在所述半导体衬底上形成有多个沟槽；在所述沟槽的底部的所述半导体衬底中形成有和所述沟槽自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层；在所述沟槽的底部表面和侧面形成有具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层的N型杂质在热过程中扩散到邻近的所述半导体衬底中并在未填满的所述沟槽之间形成N型柱；在形成有所述第一外延层的所述沟槽中完全填充有P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构；所述第一氧化层定义出所述超结结构底部的所述半导体衬底的厚度，超结器件的正面结构形成于所述超结结构的正面，所述超结器件的正面结构形成之后，所述半导体衬底的背面被减薄且减薄通过所述第一氧化层实现终点停止；所述第一氧化层在所述半导体衬底背面减薄后被去除；所述超结器件的背面结构的背面掺杂区由形成于被减薄后的所述半导体衬底的背面的背面离子注入区组成。2.如权利要求1所述的超结器件，其特征在于：所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。3.如权利要求1所述的超结器件，其特征在于：所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。4.如权利要求1所述的超结器件，其特征在于：所述含氧物质注入的含氧物质为HO。5.如权利要求1所述的超结器件，其特征在于：背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。6.如权利要求1所述的超结器件，其特征在于：所述超结器件为超结MOSFET，所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极；所述超结器件的背面结构包括由所述背面掺杂区组成的漏区和由背面金属层组成的漏极。7.如权利要求6所述的超结器件，其特征在于：所述超结MOSFET为N型器件，所述沟道区由P型阱组成，所述源区由N+掺杂区组成，所述漏区的背面掺杂区为N+掺杂。8.一种超结器件的制造方法，其特征在于，包括如下步骤：步骤一、提供N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度；步骤二、在所述半导体衬底表面形成硬质掩膜层，进行光刻定义出沟槽的形成区域，采用干法刻蚀工艺在所述半导体衬底上形成有多个沟槽；步骤三、在所述沟槽的侧面和底部表面以及所述沟槽外的所述硬质掩膜层表面形成第二掩膜层，进行回刻将所述沟槽底部表面的所述第二掩膜层完全去除以及将所述沟槽侧面的所述第二掩膜层保留；步骤四、以回刻后的所述第二掩膜层为掩膜进行氧离子注入或含氧物质注入将氧杂质自对准的形成于所述沟槽的底部；...

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44