锗硅外延层、其形成方法及一PMOS器件技术

本发明专利技术涉及锗硅外延层、其形成方法及一PMOS器件，涉及半导体集成电路制造技术，通过在Sigma结构中依次形成第一籽晶层、第二籽晶层、第三籽晶层、体锗硅层和盖帽层而形成锗硅外延层，其中，第一籽晶层中无掺杂；第二籽晶层中掺杂硼，增加厚度到150A‑200A；第三籽晶层中掺杂锗但不掺杂硼而作为后续形成的体锗硅层的隔离层和缓冲层；体锗硅层中掺杂锗但不掺杂硼，以使第二籽晶层形成电荷的传输层，使体锗硅层形成应力层，如此实现电荷传输层与应力功能层的空间隔离，使应力和电流场分离调控，进而提高器件的漏电和性能控制。

Germanium silicon epitaxial layer, its formation method and a PMOS device

【技术实现步骤摘要】
锗硅外延层、其形成方法及一PMOS器件
本专利技术涉及半导体集成电路制造技术，尤其涉及一种锗硅外延层、其形成方法及一PMOS器件。
技术介绍
在半导体集成电路制造
，随着半导体技术的发展，各种半导体器件的特征尺寸不断减小，且对半导体器件性能的要求越来越高。应力沟道晶体管，在集成电路工业中被广泛的研究，利用镶嵌的SiGE技术，可以显著的提高沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩晶体管的尺寸，实现更大规模的集成度。压应力可以提高PMOS器件的驱动电流。然而，伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小，传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求。为了进一步增加PMOS区的压应力，必须采用锗硅(SiGe)外延技术来达到器件大幅微缩后加大PMOS的压应力的需求。请参阅图1，图1为锗硅外延增加PMOS压应力的示意图。如图1所示，通过锗硅(SiGe)外延技术在PMOS的漏源区形成锗硅外延层，以提高PMOS器件的性能。锗硅外延技术首先在PMOS器件的漏源区形成Sigma结构，然后在Sigma结构中形成外延层。具体的，请参阅图2，本文档来自技高网...

【技术保护点】
1.一种锗硅外延层，其特征在于，包括：形成于Sigma结构中第一籽晶层、第二籽晶层、第三籽晶层、体锗硅层和盖帽层，其中第一籽晶层、第二籽晶层、第三籽晶层、体锗硅层和盖帽层在Sigma结构中从下至上分布，并第二籽晶层中掺杂硼，第二籽晶层厚度为

【技术特征摘要】
1.一种锗硅外延层，其特征在于，包括：形成于Sigma结构中第一籽晶层、第二籽晶层、第三籽晶层、体锗硅层和盖帽层，其中第一籽晶层、第二籽晶层、第三籽晶层、体锗硅层和盖帽层在Sigma结构中从下至上分布，并第二籽晶层中掺杂硼，第二籽晶层厚度为至之间，第三籽晶层中掺杂锗但不掺杂硼，体锗硅层中掺杂锗但不掺杂硼。2.根据权利要求1所述的锗硅外延层，其特征在于，第一籽晶层中无掺杂。3.根据权利要求1所述的锗硅外延层，其特征在于，第二籽晶层中硼的掺杂浓度为1e19至5e20cm-3之间。4.根据权利要求1所述的锗硅外延层，其特征在于，第二籽晶层中不掺杂锗。5.根据权利要求1所述的锗硅外延层，其特征在于，第三籽晶层的厚度为至之间。6.根据权利要求1或5任一项所述的锗硅外延层，其特征在于，第三籽晶层中掺杂10％至30％的锗。7.根据权利要求1所述的锗硅外延层，其特征在于，体锗硅层中掺杂36％至45％的锗。8.根据权利要求1所述的锗硅外延层，其特征在于，盖帽层140的厚度为至之间。9.根据权利要求1所述的锗硅外延层，其特征在于，Sigma结构从上向下延伸并向两侧逐渐增大，而后向下延伸并从两侧再逐渐减小，如此形成Sigma结构的开口部、Sigma结构的第一尖角部、Sigma结构的第二尖角部和Sigma结构的底部，其中第一籽晶层位于Sigma结构的第一尖角部、Sigma结构的第二尖角部和Sigma结构的底部，其中，位于Sigma结构的底部的第一籽晶层的厚度为至之间，位于Sigma结构的第一尖角部的第一籽晶层在水平方向上的厚度d1为至之间，并位于Sigma结构的第二尖角部的第一籽晶层在水平方向上的厚度d2为至之间。10.一种锗硅外延层的形成方法，其特征在于，包括：S1：制作一Sigma结构；S2：在Sigma结构中形成第一籽晶层，第一籽晶层中无掺杂；S3：在第一籽晶层上形成第二籽晶层，其中第...

【专利技术属性】
技术研发人员：陈勇跃，颜强，周海锋，方精训，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31