半导体器件制造技术

本发明专利技术公开了一种半导体器件，包括纳米条或纳米片；纳米条或纳米片包括由硅材料组成的主体层，在主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由表面层形成半导体器件的沟道区，在半导体器件导通时沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高沟道区的二维载流子气的量子阱深度并从而提高二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高沟道区的载流子迁移率。本发明专利技术能提高器件的性能如沟道区的导电性能。

【技术实现步骤摘要】
半导体器件
本专利技术涉及半导体集成电路，特别是涉及一种半导体器件。
技术介绍
相对于平面式晶体管，鳍式晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性；也能改善短沟道效应(SCE)，如漏感应势垒降低效应(DIBL)和亚阈值斜率(SS)都能得到改善。如图1所示，是现有鳍式晶体管的立体结构图；所述鳍式晶体管包括鳍体102，所述鳍体102由形成于硅衬底101上的硅材料形成的纳米条或纳米片组成。同一硅衬底101上的各所述鳍体102平行排列且各所述鳍体102之间隔离有介质层103。栅极结构覆盖在部分长度的所述鳍体102的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体102的表面用于形成沟道。从图1可以看出，在所述鳍体102的顶部表面和两个侧面都具有如箭头108所示的沟道。如图2所示，是所述鳍体102的剖面结构图，可以看出，所述鳍体102的材料为硅，故器件导通时沟道直接由硅材料的反型层组成。图1中，所述栅极结构包括叠加而成的栅介质层104和栅导电材料层105。所述栅介质层104的材料为栅氧化层；或者，所述栅介质层104的材料包括高介电常数材料(HK)。所述栅导电材料层105为金属栅(MG)；或者，所述栅导电材料层105为多晶硅栅。源区106和漏区107形成在所述栅极结构两侧的所述鳍体102中。随着技术的发展，需要不断的提高器件的性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种半导体器件，能提高器件导通时沟道区的载流子浓度以及载流子的迁移率，从而提高器件的性能。为解决上述技术问题，本专利技术提供的半导体器件包括：纳米条或纳米片。所述纳米条或纳米片包括由硅材料组成的主体层，在所述主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由所述表面层形成半导体器件的沟道区，在所述半导体器件导通时所述沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高所述沟道区的二维载流子气的量子阱深度并从而提高所述沟道区的二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高所述沟道区的载流子迁移率。进一步的改进是，所述半导体器件为鳍式晶体管。进一步的改进是，所述鳍式晶体管包括鳍体，所述鳍体由所述纳米条或纳米片组成。进一步的改进是，栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体的表面用于形成沟道。进一步的改进是，源区和漏区形成在所述栅极结构两侧的所述鳍体中。进一步的改进是，所述栅极结构包括叠加而成的栅介质层和栅导电材料层。进一步的改进是，所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料。进一步的改进是，所述栅导电材料层为多晶硅栅；或者，所述栅导电材料层为金属栅。进一步的改进是，所述鳍体形成在硅衬底上。进一步的改进是，同一所述硅衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。进一步的改进是，在所述源区或所述漏区中形成有嵌入式外延层。进一步的改进是，所述嵌入式外延层的材料包括锗硅。进一步的改进是，所述纳米条或纳米片的宽度为7nm以下。进一步的改进是，所述鳍式晶体管为N型器件，载流子为电子，所述二维载流子气为二维电子气。进一步的改进是，所述鳍式晶体管为P型器件，载流子为空穴，所述二维载流子气为二维空穴气。本专利技术对半导体器件的纳米条或纳米片的结构做了特别的设置，在由硅材料组成的主体层的基础上，在主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层，由表面层组成器件的沟道区，这样在半导体器件导通时，由于锗的禁带宽度小于硅的禁带宽度，所以从主体层到表面层的表面的方向上，能带会逐渐变化并有利于载流子的汇聚，如导带的能级会逐渐降低从而有利于电子汇聚，所以本专利技术能提高沟道区的二维载流子气的量子阱深度并从而提高沟道区的二维载流子气的载流子浓度。同时，由于本专利技术的沟道区是锗硅层和锗层叠加而成，锗的有效载流子质量会小于硅的有效载流子质量，从而能进一步提高器件的沟道导电性能。本专利技术特别适用于鳍式晶体管的应用，能有效提高下一代工艺节点如7nm以下工艺节点的鳍式晶体管的性能。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有鳍式晶体管的立体结构图；图2是现有鳍式晶体管的鳍体的剖面图；图3是本专利技术实施例鳍式晶体管的鳍体的剖面图；图4是本专利技术实施例鳍式晶体管的鳍体的能带图。具体实施方式如图3所示，是本专利技术实施例鳍式晶体管的鳍体的剖面图；本专利技术实施例鳍式晶体管的立体结构图也请参考图1所示；本专利技术实施例半导体器件包括：纳米条或纳米片102a。所述纳米条或纳米片102a包括由硅材料组成的主体层201，在所述主体层201的顶部表面和侧面形成有由锗硅层202和锗层203叠加而成的表面层；由所述表面层形成半导体器件的沟道区，在所述半导体器件导通时所述沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高所述沟道区的二维载流子气的量子阱深度并从而提高所述沟道区的二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高所述沟道区的载流子迁移率。本专利技术实施例所述半导体器件为鳍式晶体管。所述鳍式晶体管包括鳍体102a，所述鳍体102a由所述纳米条或纳米片102a组成。将图1中的标记102所对应的鳍体替换为本专利技术实施例的图3所示的纳米条或纳米片102a组成的鳍体即能得到本专利技术实施例鳍式晶体管的立体结构图。栅极结构覆盖在部分长度的所述鳍体102a的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体102a的表面用于形成沟道；本专利技术实施例中，沟道区由锗硅层202和锗层203叠加而成，沟道由反型后形成于所述沟道区的二维载流子气组成。源区106和漏区107形成在所述栅极结构两侧的所述鳍体102a中。在器件导通时会形成连接源区106和漏区107的沟道，图1中，如箭头108所示的沟道位于所述鳍体102的顶部表面和两个侧面。所述栅极结构包括叠加而成的栅介质层104和栅导电材料层105。本专利技术实施例中，所述栅介质层104的材料包括高介电常数材料。在其他实施例中也能为：所述栅介质层104的材料为栅氧化层。本专利技术实施例中，所述栅导电材料层105为金属栅。在其他实施例中也能为：所述栅导电材料层105为多晶硅栅；所述鳍体102a形成在硅衬底101上。同一所述硅衬底101上的各所述鳍体102a平行排列且各所述鳍体102a之间隔离有介质层103。本专利技术实施例中，在所述源区106或所述漏区107中形成有嵌入式外延层，嵌入式外延层能增加器件的性能。较佳选择为，所述嵌入式外延层的材料包括锗硅。所述纳米条或纳米片102a的宽度为7nm以下。所述鳍式晶体管为N型器件，载流子为电子，所述二维载流子气为二维电子气。在其他实施例中也能为：所述鳍式晶体管为P型器件，载流子为空穴，所述二维载流子气为二维空穴气。本专利技术实施例对半导体器件的纳米条或纳米片102a的结构做了特别的设置，在由硅材料组成的主体层201的基础上，在主体层201的顶部表面和侧面形成有由锗硅层202和锗层203叠加而成的表面层，由表面层组成器件的沟道区，这样在半导体器件导通时，由于锗的禁带宽度小于硅的禁带宽度，所以从主体层201到表面层的表面的方向上，能带会逐渐变化并有利于载流子的汇聚，本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：纳米条或纳米片；所述纳米条或纳米片包括由硅材料组成的主体层，在所述主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由所述表面层形成半导体器件的沟道区，在所述半导体器件导通时所述沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高所述沟道区的二维载流子气的量子阱深度并从而提高所述沟道区的二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高所述沟道区的载流子迁移率。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：纳米条或纳米片；所述纳米条或纳米片包括由硅材料组成的主体层，在所述主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由所述表面层形成半导体器件的沟道区，在所述半导体器件导通时所述沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高所述沟道区的二维载流子气的量子阱深度并从而提高所述沟道区的二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高所述沟道区的载流子迁移率。2.如权利要求1所述的半导体器件，其特征在于：所述半导体器件为鳍式晶体管。3.如权利要求2所述的半导体器件，其特征在于：所述鳍式晶体管包括鳍体，所述鳍体由所述纳米条或纳米片组成。4.如权利要求3所述的半导体器件，其特征在于：栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体的表面用于形成沟道。5.如权利要求4所述的半导体器件，其特征在于：源区和漏区形成在所述栅极结构两侧的所述鳍体中。6.如权利要求4所述的半导体器件，其特征在于：所述栅极结构包括叠加而...

【专利技术属性】
技术研发人员：翁文寅，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31