晶体管和制备该晶体管的方法技术

本公开提供了一种晶体管和制备该晶体管的方法，所述晶体管包括沟槽，所述沟槽限定在半导体衬底中。栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的侧壁绝缘。屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且通过屏蔽电介质与所述栅极电极和所述沟槽的所述侧壁绝缘。所述屏蔽电介质包括固体电介质部分和设置在所述屏蔽电极与所述沟槽的所述侧壁之间的腔。

Transistor and method for preparing the transistor

【技术实现步骤摘要】
晶体管和制备该晶体管的方法相关申请的交叉引用本申请要求于2018年4月24日提交的标题为“TrenchPowerMOSFEThavingaTrenchCavity(具有沟槽腔的沟槽功率MOSFET)”的美国专利申请No.15/960,819的优先权和权益，该专利申请据此全文以引用方式并入本文。
本公开涉及半导体器件，诸如沟槽功率金属氧化物半导体场效应晶体管(MOSFET)器件，并且具体地讲，涉及屏蔽栅极沟槽MOSFET器件和制备屏蔽栅极沟槽MOSFET器件的方法。
技术介绍
半导体器件的电容特性可能以不利的方式影响器件性能。具有例如高栅极-漏极电容(Cgd)的金属氧化物半导体场效应晶体管(MOSFET)器件对于至少一些器件应用来说可能是有问题的。一些MOSFET器件可以具有屏蔽电极和设置在电介质填充的沟槽内的栅极电极。MOSFET器件内的屏蔽电极和栅极电极的组合可以优于仅具有栅极电极的常规的MOSFET器件，因为屏蔽电极可以帮助减小Cgd并改善晶体管的击穿电压。随着电子器件、单元间距和器件特征的尺寸(例如，D，电容器板的间距)的小型化，甚至具有屏蔽栅极配置的沟槽MOSFET器件也可能本文档来自技高网...

【技术保护点】
1.一种晶体管，其特征在于，所述晶体管包括：沟槽，所述沟槽限定在半导体衬底中并具有侧壁；栅极电极，所述栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的所述侧壁绝缘；和屏蔽电极，所述屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且通过屏蔽电介质与所述栅极电极和所述沟槽的所述侧壁绝缘，所述屏蔽电介质包括设置在所述屏蔽电极与所述沟槽的所述侧壁之间的腔，其中，所述腔环绕所述屏蔽电极。

【技术特征摘要】
2018.04.24 US 15/960,8191.一种晶体管，其特征在于，所述晶体管包括：沟槽，所述沟槽限定在半导体衬底中并具有侧壁；栅极电极，所述栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的所述侧壁绝缘；和屏蔽电极，所述屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且通过屏蔽电介质与所述栅极电极和所述沟槽的所述侧壁绝缘，所述屏蔽电介质包括设置在所述屏蔽电极与所述沟槽的所述侧壁之间的腔，其中，所述腔环绕所述屏蔽电极。2.根据权利要求1所述的晶体管，其中，所述沟槽和所述屏蔽电极沿着纵向轴线对准，并且所述腔具有与所述纵向轴线正交的宽度，所述宽度大于所述屏蔽电极与所述纵向轴线正交的宽度。3.根据权利要求1所述的晶体管，其中，所述屏蔽电介质包括使所述栅极电极与所述屏蔽电极绝缘的电极间电介质层，并且其中，所述屏蔽电介质包括设置在所述栅极电极下方并包封所述腔的塞层。4.根据权利要求1所述的晶体管，其中，所述屏蔽电介质包括第一热生长氧化物部分，所述第一热生长氧化物部分设置在所述沟槽的所述侧壁与所述腔之间，并且其中，所述第一热生长氧化物部分沿着所述沟槽的所述侧壁在所述屏蔽电极上方延伸并与所述栅极电介质合并。5.根据权利要求1所述的晶体管，其中，所述屏蔽电介质包括第二热生长氧化物部分，所述第二热生长氧化物部分设置在所述屏蔽电极与所述腔之间并限定所述腔的侧壁，并且其中，所述第二热生长氧化物部分沿着所述屏蔽电极的表面延伸以在所述屏蔽电极上方形成盖。6.一种晶体管，其特征在于，所述晶体管包括：沟槽，所述沟槽限定在半导体衬底中并具有侧壁；栅极电极，所述栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的所述侧壁绝缘；屏蔽电极，所述屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且与所述栅极电极绝缘；和屏蔽电介质，所述屏蔽电介质具有沿着所述屏蔽电极的侧壁对准的第一部分...

【专利技术属性】
技术研发人员：胡尚寿，朴锺镐，金世云，李相龙，姜荣权，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US