【技术实现步骤摘要】
具有阶梯深槽屏蔽栅MOS结构和制作方法
本专利技术涉及一种MOS结构及其制造方法，具体是一种具有阶梯深槽屏蔽栅MOS结构和制作方法，属于半导体器件的制造
技术介绍
金属-氧化物半导体场效应晶体管(MOSFET)，是一种可以广泛应用在模拟电路和数字电路上的场效应晶体管。传统屏蔽栅MOSFET器件的屏蔽栅两侧形成厚氧化层，会出现X方向的电荷耗尽不理想，进而在漂移区形成两个峰值电场之间的电场明显偏低，两个所述峰值电场一个在P型体区和N型外延层的交界处，另一个是在沟槽的底部，从而影响器件耐压性能。
技术实现思路
为了解决现有技术中存在的不足，本专利技术提供一种具有阶梯深槽屏蔽栅MOS结构，所述具有阶梯深槽屏蔽栅MOS结构的屏蔽栅周围采用阶梯形氧化层，所述阶梯形氧化层的周围采用阶梯形沟槽，能够优化电场分布并减少工艺的复杂程度的，提高高器件耐压。根据本专利技术提供的技术方案，作为本专利技术的第一方面：一种具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述具有阶梯深槽屏蔽栅MOS结构包括：半导体基板，所述半导体基板包括N型重掺杂衬底以及位于所述N型重掺杂衬底上的N型外延层，所...
【技术保护点】
1.一种具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述具有阶梯深槽屏蔽栅MOS结构包括：半导体基板，所述半导体基板包括N型重掺杂衬底（1）以及位于所述N型重掺杂衬底（1）上的N型外延层（2），所述N型外延层（2）的上表面为所述半导体基板的第一主面，N型重掺杂衬底（1）的下表面为所述半导体基板的第二主面；在所述N型外延层（2）中形成沟槽（3），所述沟槽（3）从第一主面向第二主面延伸；所述沟槽（3）的下部内壁为阶梯形，形成阶梯形的屏蔽栅区（4），所述阶梯形的屏蔽栅区（4）包括屏蔽栅（410）和位于所述屏蔽栅（410）两侧的第一氧化层（420）；所述沟槽（3）的上部形成栅极区（5...
【技术特征摘要】
1.一种具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述具有阶梯深槽屏蔽栅MOS结构包括：半导体基板，所述半导体基板包括N型重掺杂衬底（1）以及位于所述N型重掺杂衬底（1）上的N型外延层（2），所述N型外延层（2）的上表面为所述半导体基板的第一主面，N型重掺杂衬底（1）的下表面为所述半导体基板的第二主面；在所述N型外延层（2）中形成沟槽（3），所述沟槽（3）从第一主面向第二主面延伸；所述沟槽（3）的下部内壁为阶梯形，形成阶梯形的屏蔽栅区（4），所述阶梯形的屏蔽栅区（4）包括屏蔽栅（410）和位于所述屏蔽栅（410）两侧的第一氧化层（420）；所述沟槽（3）的上部形成栅极区（5），所述栅极区（5）和屏蔽栅区（4）之间通过氧化层隔开，所述栅极区（5）包括栅极导电多晶硅（510）和位于所述栅极导电多晶硅（510）两侧的第二氧化层（520）；所述沟槽（3）两侧的N型外延层（2）中设有P型体区（6），所述P型体区（6）上设有N型源极区（7），所述沟槽（3）和N型源极区（7）上设有绝缘介质层（8），所述绝缘介质层（8）两侧设有源极接触孔（9），所述源极接触孔（9）内填充有金属，所述绝缘介质层（8）上设有源极金属层（10），所述源极金属层（10）将两个源极接触孔（9）中的金属连接。2.如权利要求1所述的具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述第一氧化层（420）的内侧面和外侧面均为阶梯形，所述屏蔽栅（410）的外侧面为阶梯形。3.如权利要求2所述的具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述阶梯形第一氧化层（420）的阶梯个数为3~5个，所述每层阶梯的第一氧化层（420）的厚度相等且均为3000A~10000A。4.如权利要求1所述的具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述第二氧化层（520）的厚度为1000~2000A。5.如权利要求1所述的具有阶梯深槽屏蔽栅MOS结构，其特征在于，阶梯形沟槽（3）下部的阶梯数为3~5个，每个阶梯的高度为1~3μm。6.如权利要求1所述的具有阶梯深槽屏蔽栅MOS结构，其特征在于，所述沟槽（3）的深度为5~10μm。7.具有阶梯深槽屏蔽栅MOS的制作方法，其特征在于，所述具有阶梯深槽屏蔽栅MOS的制作方法包括：S1：提供N型重掺杂衬底（1），在所述N型重掺杂衬底（1）上生长N型外延层（2），所述N型外延层（2）的上表面为第一主面，下表面为第二主面；S2：对第一主面进行刻蚀，在N型外延层（2）内形成沟槽（3），所述沟槽（3）的下部为阶梯形且阶梯的阶面朝上；S3：采用热氧生长工艺，在沟槽（3）表面上生长出第一氧化层（420）；S4...
【专利技术属性】
技术研发人员：钱振华，张艳旺，
申请(专利权)人：无锡橙芯微电子科技有限公司，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。