一种SICDMOS器件结构制造技术

本发明专利技术公开了一种SIC DMOS器件结构，通过在常规trench SIC DMOS基础上增加deep trench，并在deep trench底部做P+注入，然后淀积oxide，回刻oxide，同时注意底部保留较厚的oxide，最后热氧生长gate oxide以及填充poly，淀积ILD及source metal而形成SIC DMOS器件；trench底部的厚oxide以及底部注入的P+都能对trench形成保护，在反向耐压的高场强下，deep trench底部的P+形成耗尽层扩展连接在一起，对中间shallow trench形成电场保护，降低其峰值电场强度，提升器件整体BV稳定性。提升器件整体BV稳定性。提升器件整体BV稳定性。

【技术实现步骤摘要】
一种SIC DMOS器件结构


[0001]本专利技术涉及功率器件设计方法，属于MOSFET
，涉及一种SIC DMOS器件结构，特别涉及一种能提升SIC DMOS器件BV稳定性以及RSP的设计方法。

技术介绍

[0002]目前，SIC DMOS已经越来越广泛的开始替代常规的Si VDMOS以及Si IGBT，但是SIC DMOS在带来优异性能的同时也有其固有缺点，其一重点便是由于其宽禁带特性带来的高击穿场强(约为Si器件的10倍)这导致栅氧化层易受损或被击穿，造成器件失效或稳定性不佳。

技术实现思路

[0003]鉴于上文所述，本专利技术针对现有的SIC DMOS由于其宽禁带特性带来的高击穿场强导致栅氧化层易受损或被击穿，造成器件失效或稳定性不佳的缺陷，提供一种SIC DMOS器件结构，通过在常规trench SIC DMOS基础上增加deep trench，并在deep trench底部做P+注入，然后淀积oxide，回刻oxide，同时注意底部保留较厚的oxide，最后热氧生长gate oxide以及填充poly，淀积I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SIC DMOS器件结构，其特征在于，其包括N+衬底(1)，N
‑
epi区(2)，第一P阱(3)，第一栅极(4)，P
‑
well区(5)，氧化层(6)，金属化源极(7)，第二栅极(8)，Thick oxide层(9)，浅槽层(11)，深槽层(12)；所述N
‑
epi区(2)位于N+衬底(1)的正面；所述N
‑
epi区(2)顶层的左右两侧分别设有沿器件顶部向底部方向延伸设置的深槽层(12)；所述深槽层(12)的底部设有第一P阱(3)；所述第一P阱(3)的顶面设有Thick oxide层(9)；所述Thick oxide层(9)的顶面设有第一栅极(4)；所述N
‑
epi区(2)顶层的中间部位设有沿器件顶部向底部方向延伸设置的浅槽层(11)，所述浅槽层(11)的底部设有Thick oxide层(9)；所述Thick oxide层(9)的顶面设有第二栅极(8)；所述深槽层(12)和所述浅槽层(11)之间设有P
‑
well区(5)，所述P
‑
well区(5)顶层具有沿器件垂直方向设置的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽内部均设置有N+源区，第二P阱设置在两个N+源区之间，所述N+源区的...

【专利技术属性】
技术研发人员：张艳旺，钱振华，
申请(专利权)人：无锡橙芯微电子科技有限公司，
类型：发明
国别省市：