The invention relates to the technical field of semiconductor device manufacturing, in particular to a high-voltage shielding gate MOSFET with floating island structure and a manufacturing method thereof. The high voltage shielding gate MOSFET with floating island structure includes a semiconductor substrate, the semiconductor substrate includes an n-type substrate and an epitaxial layer growing on the n-type substrate, the epitaxial layer includes a lower epitaxial layer and an upper epitaxial layer growing on the lower epitaxial layer, the lower epitaxial layer is provided with a p-type floating island area, the upper epitaxial layer is provided with a groove, and the groove is from the first main side to the second side The main surface extends in the direction; the upper part of the groove is a grid area, the lower part of the groove is a shielding grid area, and the grid area and the shielding grid area are separated by an oxide layer; the grid area is provided with a grid layer and a grid oxide layer; the shielding grid area is provided with a shielding grid layer and a shielding grid oxide layer; when high voltage resistance is obtained, the lower extension of low resistance is adopted, so it can be extremely large The reduced on resistance of.
【技术实现步骤摘要】
具有浮岛结构的高压屏蔽栅MOSFET和制作方法
本专利技术涉及属于半导体器件的制造
,具体是一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法。
技术介绍
屏蔽栅MOS是在传统的沟槽栅MOS基础上,利用厚氧化层和分立的屏蔽栅,实现横向辅助耗尽,从而可以利用更低阻的外延达到高耐压需求,降低导通电阻。对于一般中低压的屏蔽栅MOSFET(如<100V)可以直接采用低阻单外延实现耐压;但是对于高压屏蔽栅MOSFET(如100V-300V),往往需要双外延来增加耐压,且下层外延的电阻率要远高于上层外延的电阻率,这会极大的增加导通电阻。由于导通电阻和击穿电压是矛盾关系或者折中关系,即导通电阻的降低受击穿电压的限制,然而现有技术中通常采用的降低导通电阻的手段同时也会限制件的耐压能力。
技术实现思路
为了解决现有技术中存在的不足,本专利技术提供一种具有浮岛结构的高压屏蔽栅MOSFET和制作方法,所述具有浮岛结构的高压屏蔽栅MOSFET和制作方法能够在获得高耐压时,由于采用更低电阻率的下外延,所以又可以极大的降低导通电阻。根据本专利技术的技术方案,作为本专利技术的第一方面:提供一种具有浮岛结构的高压屏蔽栅MOSFET,所述具有浮岛结构的高压屏蔽栅MOSFET包括:半导体基板,所述半导体基板包括N型衬底和生长在N型衬底上的外延层,所述外延层包括下外延层和生长在所述下外延层上的上外延层,所述上外延层的上表面为所述半导体基板的第一主面,N型衬底的下表面为所述半导体基板的第二主面 ...
【技术保护点】
1.一种具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述具有浮岛结构的高压屏蔽栅MOSFET包括:/n半导体基板,所述半导体基板包括N型衬底(1)和生长在N型衬底(1)上的外延层,所述外延层包括下外延层(2)和生长在所述下外延层(2)上的上外延层(3),所述上外延层(3)的上表面为所述半导体基板的第一主面,N型衬底(1)的下表面为所述半导体基板的第二主面,所述下外延层(2)中设有P型浮岛区(4);/n所述上外延层(3)中开设有沟槽(5),所述沟槽(5)从第一主面向第二主面方向延伸;/n所述沟槽(5)的上部为栅极区,沟槽(5)的下部为屏蔽栅区,所述栅极区和屏蔽栅区之间隔离有氧化层;所述栅极区中设有栅极层(511)和栅极氧化层(512);所述屏蔽栅区中设有屏蔽栅层(521)和屏蔽栅氧化层(522);/n所述沟槽(5)两侧的上外延层(3)中设有P型体区(6),所述P型体区(6)上设有N型源极区(7),所述半导体基板的第一主面上设有绝缘介质层(8),所述绝缘介质层(8)中开设有接触孔(9),所述接触孔(9)的下端依次穿过N型源极区(7)和P型体区(6),所述接触孔(9)中填充有金属,所述 ...
【技术特征摘要】
1.一种具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述具有浮岛结构的高压屏蔽栅MOSFET包括:
半导体基板,所述半导体基板包括N型衬底(1)和生长在N型衬底(1)上的外延层,所述外延层包括下外延层(2)和生长在所述下外延层(2)上的上外延层(3),所述上外延层(3)的上表面为所述半导体基板的第一主面,N型衬底(1)的下表面为所述半导体基板的第二主面,所述下外延层(2)中设有P型浮岛区(4);
所述上外延层(3)中开设有沟槽(5),所述沟槽(5)从第一主面向第二主面方向延伸;
所述沟槽(5)的上部为栅极区,沟槽(5)的下部为屏蔽栅区,所述栅极区和屏蔽栅区之间隔离有氧化层;所述栅极区中设有栅极层(511)和栅极氧化层(512);所述屏蔽栅区中设有屏蔽栅层(521)和屏蔽栅氧化层(522);
所述沟槽(5)两侧的上外延层(3)中设有P型体区(6),所述P型体区(6)上设有N型源极区(7),所述半导体基板的第一主面上设有绝缘介质层(8),所述绝缘介质层(8)中开设有接触孔(9),所述接触孔(9)的下端依次穿过N型源极区(7)和P型体区(6),所述接触孔(9)中填充有金属,所述绝缘介质层(8)上设有金属层(10),所述接触孔(9)中填充的金属将金属层(10)、N型源极区(7)和P型体区(6)连通。
2.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述沟槽(5)的槽底伸入所述下外延层(2)中1~2μm。
3.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述P型浮岛区(4)有多个,则多个P型浮岛区(4)在所述下外延层(2)中从下至上依次间隔设置。
4.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述屏蔽栅氧化层(522)的厚度为:3000A~10000A。
5.如权利要求1所述的具有浮岛结构的高压屏蔽栅MOSFET,其特征在于,所述栅极氧化层(512)的厚度为:500A~1000A。
6.一种具有浮岛结构的高压屏蔽栅MOSFET的制作方法,其特征在于,所述具有浮岛结构的高压屏蔽栅MOSFET的制作方法具体包括:
S1:提供N型衬底(1),在所述N型衬底(1)上第一次外延生长出下外延层(2),在第一次外延生长出的下外延...
【专利技术属性】
技术研发人员:钱振华,张艳旺,
申请(专利权)人:无锡橙芯微电子科技有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。