屏蔽栅沟槽器件制造技术

本实用新型专利技术属于半导体技术领域，具体涉及一种屏蔽栅沟槽器件。屏蔽栅沟槽器件，具有一外延层，屏蔽栅沟槽器件包括：一阱区；外延层包括：一下漂移区；一上漂移区，位于下漂移区上方；下漂移区和上漂移区由阱区隔开。本实用新型专利技术通过在有源区结构的体区下方注入阱区，将作为漂移区的外延层分割成上下两个部分，使得外延层下方的漂移区浓度可大大增加，得到了高浓度外延层，通过较大幅度提升外延层浓度，获得更低的导通电阻。更低的导通电阻。更低的导通电阻。

【技术实现步骤摘要】
屏蔽栅沟槽器件


[0001]本技术属于半导体
，具体涉及一种屏蔽栅沟槽器件。

技术介绍

[0002]随着对屏蔽栅沟槽器件性能越来越高的要求，同等耐压下追求更低导通电阻(Rsp)成为器件发展的必然趋势。通常提高外延层的掺杂浓度可以有效降低导通电阻，但是提高外延层的掺杂浓度会使得器件的耐压降低。
[0003]现有的一种屏蔽栅沟槽器件如图1中所示，包括外延层(Epi)101、外延层101中沟槽(Trench)102、源极多晶硅(Source Poly)103、栅极多晶硅(Gate Poly)104、源极多晶硅103和栅极多晶硅104之间的介质膜氧化物层(Oxide)105、栅极氧化物介质层(GOX)106、P型掺杂区(P
‑
body)107、N型掺杂区(N
‑
)108、连接孔(CT)109、连接孔注入区(BF2)、介质隔离层(ILD)110、金属电极(AlCu)111等部分，提高外延层101的掺杂浓度可以有效降低导通电阻，但是现有上述结构外延层101掺杂浓度已经到达极限，继续提高外延层101掺杂浓度会导致器件耐压低于产品要求。

技术实现思路

[0004]本技术针对现有的屏蔽栅沟槽器件外延层掺杂浓度已经到达极限，无法降低导通电阻的技术问题，目的在于提供一种屏蔽栅沟槽器件。
[0005]一种屏蔽栅沟槽器件，具有一外延层，所述屏蔽栅沟槽器件包括：
[0006]一阱区；
[0007]所述外延层包括：
[0008]一下漂移区；
[0009]一上漂移区，位于所述下漂移区上方；
[0010]所述下漂移区和所述上漂移区由所述阱区隔开。
[0011]所述上漂移区浓度小于所述下漂移区浓度。
[0012]所述外延层为第一掺杂类型，所述阱区为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反。
[0013]所述外延层为N型漂移区，所述下漂移区和所述上漂移区均为N型漂移区；
[0014]所述阱区为P型注入区。
[0015]所述屏蔽栅沟槽器件还包括：
[0016]一体区，位于所述上漂移区上方；
[0017]一源区，位于所述体区上方；
[0018]一介质隔离层，位于所述源区上方；
[0019]一金属电极，位于所述介质隔离层上方，所述金属电极与所述源区由所述介质隔离层隔开；
[0020]一连接孔，上端连接所述金属电极，下端贯穿所述介质隔离层和所述源区后连接
所述体区。
[0021]所述体区采用与所述阱区相同的掺杂类型；
[0022]所述源区采用与所述外延层相同的掺杂类型。
[0023]所述连接孔下方设置有连接孔注入区；
[0024]所述连接孔注入区上端连接所述体区，下端贯穿所述上漂移区后连接所述阱区。
[0025]所述连接孔注入区采用与所述体区相同的掺杂类型。
[0026]所述屏蔽栅沟槽器件还包括：
[0027]至少一有源区沟槽，从上往下依次贯穿所述源区、体区、上漂移区、阱区并延伸入于所述下漂移区；
[0028]一栅极多晶硅，位于所述有源区沟槽内上部；
[0029]一栅极氧化物介质层，位于所述栅极多晶硅与所述有源区沟槽之间；
[0030]一源极多晶硅，位于所述有源区沟槽内下部；
[0031]一介质膜氧化物层，上方位于所述栅极多晶硅与所述源极多晶硅之间，侧边及底部位于所述源极多晶硅与所述有源区沟槽之间。
[0032]所述介质膜氧化物层位于所述上漂移区下方侧边。优选所述介质膜氧化物层与所述下漂移区齐平或位于所述下漂移区上方侧边。
[0033]所述阱区、所述上漂移区、所述体区和所述源区均横向延伸至所述栅极氧化物介质层。
[0034]本技术的积极进步效果在于：本技术采用屏蔽栅沟槽器件，通过在有源区结构的体区下方注入阱区，将作为漂移区的外延层分割成上下两个部分，使得外延层下方的漂移区浓度可大大增加，得到了高浓度外延层，通过较大幅度提升外延层浓度，获得更低的导通电阻。
附图说明
[0035]图1为现有技术中屏蔽栅沟槽器件的一种断面结构图；
[0036]图2为本技术屏蔽栅沟槽器件的一种断面结构图；
[0037]图3为本技术与现有技术的屏蔽栅沟槽器件电场强度分布对比图；
[0038]图4为本技术与现有技术的屏蔽栅沟槽器件耐压对比图。
具体实施方式
[0039]为了使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本技术。
[0040]参照图2，一种屏蔽栅沟槽器件，包括有源区结构，该有源区结构包括：
[0041]外延层，为第一掺杂类型。外延层优选为采用N型掺杂类型的N型漂移区。外延层包括下漂移区201和上漂移区202，上漂移区202位于下漂移区201上方。下漂移区201和上漂移区202由阱区203隔开。上漂移区202浓度小于下漂移区201浓度。下漂移区201和上漂移区202均优选为N型漂移区。
[0042]阱区203，设置在下漂移区201和上漂移区202之间，由阱区203将外延层分割成下漂移区201和上漂移区202两个部分。阱区203为第二掺杂类型，第二掺杂类型与第一掺杂类
型相反。阱区203优选为P型注入区。
[0043]体区204，位于上漂移区202上方，体区204采用与阱区203相同的掺杂类型，体区204优选为采用P型掺杂类型的P型掺杂区。
[0044]源区205，位于体区上方，源区205采用与外延层相同的掺杂类型。源区205优选为采用N型掺杂类型的N型掺杂区。
[0045]介质隔离层206，位于源区205上方。
[0046]金属电极207，位于介质隔离层206上方，金属电极207与源区205由介质隔离层206隔开。
[0047]连接孔208，上端连接金属电极207，下端贯穿介质隔离层206和源区205后连接体区204。
[0048]连接孔注入区209，位于连接孔208下方，连接孔注入区209上端连接体区204，下端贯穿上漂移区202后连接阱区203。连接孔注入区209采用与体区204相同的掺杂类型。连接孔注入区209优选为采用P型掺杂类型的P+注入区。为了不大幅改变原有器件的寄生结，本技术在连接孔208下方增加连接孔注入区209连通体区204和阱区203，避免形成如PNPN的寄生管产生闩锁效应。
[0049]至少一有源区沟槽210，从上往下依次贯穿源区205、体区204、上漂移区202、阱区203并延伸入于下漂移区201。
[0050]栅极多晶硅211，位于有源区沟槽210内上部。
[0051]栅极氧化物介质层212，位于栅极多晶硅211与有源区沟槽210之间，由栅极氧化物介质层212将栅极多晶硅211与有源区沟槽210隔开。上漂移区202、阱区2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽器件，具有一外延层，其特征在于，所述屏蔽栅沟槽器件包括：一阱区；所述外延层包括：一下漂移区；一上漂移区，位于所述下漂移区上方；所述下漂移区和所述上漂移区由所述阱区隔开。2.如权利要求1所述的屏蔽栅沟槽器件，其特征在于，所述上漂移区浓度小于所述下漂移区浓度。3.如权利要求1所述的屏蔽栅沟槽器件，其特征在于，所述外延层为第一掺杂类型，所述阱区为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反。4.如权利要求3所述的屏蔽栅沟槽器件，其特征在于，所述外延层为N型漂移区，所述下漂移区和所述上漂移区均为N型漂移区；所述阱区为P型注入区。5.如权利要求1所述的屏蔽栅沟槽器件，其特征在于，所述屏蔽栅沟槽器件还包括：一体区，位于所述上漂移区上方；一源区，位于所述体区上方；一介质隔离层，位于所述源区上方；一金属电极，位于所述介质隔离层上方，所述金属电极与所述源区由所述介质隔离层隔开；一连接孔，上端连接所述金属电极，下端贯穿所述介质隔离层和所述源区后连接所述体区。6.如权利要求5所述的屏蔽栅沟槽器件，其特征在于，所述体区采用与所述阱区相同的掺杂类型；所述源区采用与所述外延层相同的掺杂类型。7.如权利要求5...

【专利技术属性】
技术研发人员：覃源，高盼盼，
申请(专利权)人：上海矽普半导体科技有限公司，
类型：新型
国别省市：