本发明公开了一种超结器件，超结结构的沟槽的侧面倾斜，沟槽中填充的外延层采用两次以上的外延工艺填充形成，在前后两次外延填充工艺之间进行一次和填充外延层掺杂类型相反的离子注入。通过离子注入在对应的外延子层所围的区域的底部区域注入的杂质实现在...

本发明公开了一种沟槽栅超结器件，第一原胞包括一个沟道P型柱和一个以上的浮空P型柱；在沟道P型柱的顶部两侧形成有P型阱、源区、沟槽栅和连接到源极的接触孔；浮空P型柱的顶部不形成P型阱、沟道和接触孔。第一原胞内的沟道P型柱和各浮空P型柱和N...

本发明公开了一种沟槽栅超结器件，P型柱分为接电极P型柱和浮空P型柱并组成步进大于超结单元步进的第一周期排列结构，电极P型柱的顶部形成有延伸到N型柱的P型阱和连接到源极的接触孔；浮空P型柱的顶部不形成P型阱和接触孔。沟槽栅的长度方向和超结...

本发明公开了一种超结器件，至少一个以上的超结单元的P型柱中具有N型电场阻断层，N型电场阻断层将P型柱在纵向上分割成位于电场阻断层顶部和底部的第一和二P型柱；N型电场阻断层用于实现顶部和底部超结结构的分段耗尽；当超结器件的源漏电压小于等于...

本发明公开了一种超结器件，包括：由交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；沟道区，缓冲层；漏区由缓冲层底部的半导体衬底组成；源区形成于沟道区表面；在各第二导电类型柱的底部的缓冲层表面形成有第一导电类型注入区，漂移区和沟道...

本发明公开了一种超结器件，电荷流动区中形成有超结结构，超结器件包括步进大于超结单元步进的第一原胞，通过较大的第一原胞的步进使第一原胞的平面栅覆盖的超结结构的面积增加并从而提高超结器件的输入电容。平面栅的栅介质膜包括第一栅介质段和第二栅介...

本发明公开了一种超结器件，电荷流动区中形成有超结结构，超结器件包括第一原胞，第一原胞的步进大于超结单元的步进，通过较小的超结单元的步进使超结器件的耐压能力增加以及导通电阻降低，通过较大的第一原胞的步进使第一原胞的平面栅覆盖的超结结构的面...

本发明公开了一种超结器件，电荷流动区中形成有超结结构，超结器件包括第一原胞，第一原胞的步进大于超结单元的步进，通过较小的超结单元的步进使超结器件的耐压能力增加以及导通电阻降低，通过较大的第一原胞的步进使第一原胞的平面栅覆盖的超结结构的面...

本发明公开了一种超结器件，包括：形成于N型外延层中的由多个P型柱和N型柱交替排列组成的超结结构，在P型柱顶部形成有P型体区JFET注入区形成于各相邻的P型体区之间的N型柱的表面；在JFET注入区的底部还形成有第二N型区；第二N型区和P型...

本发明公开了一种超结器件，超结结构由填充于沟槽中的第二导电类型柱和由沟槽之间的第一导电类型外延层组成的第一导电类型柱交替排列组成超结结构；沟槽的侧面倾斜；第二导电类型柱包括第一和第二填充层，第一填充层覆盖在沟槽的侧面和底部表面，第二填充...

本发明公开了一种超结器件，电荷流动区包括由多个在横向上交替排列的N型柱和P型柱组成的超结结构；每一N型柱和其邻近的P型柱组成一个超结单元；每一个超结单元的顶部形成有一个超结器件单元；各超结器件单元中包括有P型背栅，P型背栅位于对应的P型...

本实用新型属于超级结技术领域，公开了一种超级结器件，用于解决现有超级结器件存在的软度因子太小导致器件的电压过冲很大，严重的时候甚至造成器件的损坏问题。本实用新型包括栅极、氧化层、N型掺杂形成的源极、P型掺杂形成的收集区、P型沟道、P型互...

本实用新型公开了一种保护环，包括衬底、外延层、通孔、至少一多晶硅层和至少一金属层，所述外延层设于衬底表面，所述外延层上设有注入部，所述多晶硅层设于金属层和外延层之间，所述金属层和外延层之间通过通孔连接，所述金属层至少与一多晶硅层通过通孔...

本发明属于超级结技术领域，公开了一种超级结终端的设计方法，用于解决现有技术无法确定P型杂质区域和N型重掺杂区域之间的最小距离而导致芯片面积大的问题。本发明该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域...

本发明公开了一种屏蔽栅功率器件，包括：形成于沟槽中的屏蔽电极和沟槽栅电极，屏蔽电极分成底部和顶部屏蔽电极，底部屏蔽电极和沟槽间的屏蔽介质膜的厚度在从沟槽顶部到底部渐增；剖面上，底部屏蔽电极呈倒三角形结构或倒梯形结构；顶部屏蔽电极纵向叠加...

本发明公开了一种屏蔽栅功率器件，导通区原胞的栅极结构包括：形成于沟槽中的屏蔽电极和沟槽栅电极，屏蔽电极和沟槽的底部表面和侧面之间的屏蔽介质膜的厚度在从沟槽的顶部到底部纵向上逐渐增加；在沿沟槽的宽度方向的剖面上，屏蔽电极的顶部呈上凸的弧形...

本发明公开了一种屏蔽栅功率MOSFET，原胞包括：沟槽，形成于外延层中；屏蔽电极，形成于沟槽底部；屏蔽电极和沟槽的内侧表面之间隔离有屏蔽介质膜；沟槽栅电极，形成于沟槽顶部；沟槽栅电极底部通过栅极间隔离介质膜和屏蔽电极隔离；沟槽栅电极和沟...

本发明公开了一种具有屏蔽栅的沟槽栅MOSFET的制造方法，包括步骤：提供一半导体衬底并进行光刻刻蚀形成沟槽；进行第一绝缘层生长；对第一绝缘层进行回刻；对第一绝缘层进行带角度刻蚀形成底部绝缘层，使底部绝缘层的厚度从顶部到底部逐渐增加；进行...

本发明公开了一种屏蔽栅功率器件，导通区原胞的栅极结构包括：形成于沟槽中的屏蔽电极和沟槽栅电极，屏蔽电极和沟槽的底部表面和侧面之间的屏蔽介质膜的厚度在从沟槽的顶部到底部纵向上逐渐增加；在沿沟槽的宽度方向的剖面上，屏蔽电极呈顶角在底部的三角...

本发明公开了一种屏蔽栅沟槽MOSFET器件，原胞的栅极结构中，屏蔽电极由填充于沟槽中的外延层回刻后形成，沟槽栅形成于屏蔽电极的顶部；屏蔽电极和相邻的漂移区直接接触且载流子平衡，在横向上，各原胞的屏蔽电极和所述漂移区组成交替排列的结构，在...