超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，至少一个以上的超结单元的P型柱中具有N型电场阻断层，N型电场阻断层将P型柱在纵向上分割成位于电场阻断层顶部和底部的第一和二P型柱；N型电场阻断层用于实现顶部和底部超结结构的分段耗尽；当超结器件的源漏电压小于等于第一电压值时，仅顶部超结结构发生耗尽；当超结器件的源漏电压大于第一电压值时，顶部和底部超结结构都发生耗尽。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能提高栅漏电容以及栅漏电容的最小值，从而能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲，还能增加器件的反向恢复的软度因子，本发明专利技术还能使器件的击穿电压得到保持。

Hyperjunction devices and their manufacturing methods

The invention discloses a super junction device, at least the super junction unit P column in more than one with N type electric field blocking layer, N type electric block layer type P column in the longitudinal direction is divided into first and second blocks located in the field of P type column top and bottom; N type electric field blocking layer for segmentation the depletion of the top and bottom of the super junction structure; when the super junction device source drain voltage is less than or equal to the first voltage value, only the top of the super junction structure occurs when depleted; super junction device source drain voltage is greater than the first voltage, the top and bottom of the super junction structure are depleted. The invention also discloses a method for the manufacture of a hyperjunction device. The invention can improve the minimum value of the gate drain capacitance and gate drain capacitance, which can effectively reduce the electromagnetic interference performance of the device in the application circuit and reduce the overshoot of current and voltage of the device in the application in the circuit, the soft factor can increase the reverse recovery device, the invention can make the breakdown voltage of the device get to keep.

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。如图1所示，是现有超结器件的示意图，该示意图为截面示意图；以超结器件为平面栅超结N型MOSFET器件为例，超结器件包括：在N型重掺杂的半导体衬底1上形成有N型外延层30，在N型外延层30中形成有N型柱3和P型柱4，N型柱3和P型柱4交替排列形成超结结构，在超结结构的底部的N型外延层30组成N型缓冲层30，该N型缓冲层30的杂质浓度或者与N型柱3得杂质浓度一样，或者高于或低于N型柱3的杂质浓度，在N型缓冲层30之下，是杂质浓度很高(高于1e19原子数/立方厘米)的半导体衬底1。由一个N型柱3和一个P型柱4组成一个超结单元，在每个超结单元中都形成有一个超结器件的原胞结构。在P型柱4的顶部形成有P型阱7，在P型阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。漏区由减薄后的重掺杂的半导体衬底1直接组成或进一步掺杂组成，在半导体衬底1的背面形成有背面金属层13，背面金属层13引出漏极。图1中界面C1C2为减薄后的半导体衬底1的底部表面，界面B1B2为半导体衬底1的顶部表面，界面A1A2为超结结构的底部界面，界面M1M2为N型外延层30的顶部表面。界面C1C2和界面B1B2之间的厚度为T00，界面C1C2和界面M1M2之间的厚度为T10，界面A1A2和界面M1M2之间的厚度为T20，界面A1A2和界面B1B2之间的厚度为T30。由图1所示可知，每个N型柱3的上方有一个多晶硅栅6，该多晶硅栅6可以部分覆盖周边的P型柱4，也可以不覆盖，每个P型柱4的上方有一个P型阱7，在P型阱7里有一个N+源区8，有一个接触孔11，源极金属通过接触孔11与源区8相连，源区8金属通过经过一个高浓度的P阱引出区9与P型阱7相连。器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱2通过N+衬底即半导体衬底11连接到漏极13。在较低的Vds即源漏电压的情况下，Vds基本施加横向的电场于P型柱4和N型柱3之间，使得在很低的Vds下，交替排列的P型柱4和N型柱3在横向电场的作用下很快发生耗尽。在Vds电压从0增加到一定的数据，例如小于50V时，器件的P型柱4和N型柱3完全耗尽，如果P型柱4和N型柱3在每个横向位置上都实现了理想的平衡(N型杂质量等于P型杂质量)，那么N型漂移区的电场强度的分布如图2所示，N型漂移区由位于源区8和漏区1直接的N型外延层组成，包括N型柱3和底部的N型缓冲层30，对应于图1中的界面M1M2和界面B1B2之间的N型外延层。随着Vds的增加，电场强度不断增加，直到最大的电场强度达到Ec，此时器件发生雪崩击穿，此时的Vds就是器件的击穿电压BVds。由于在很低的Vds下，交替排列的P型柱4和N型柱3在横向电场的作用下很快发生耗尽，器件的电容Crss即Cgd在小的Vds之下有很大的非线性，Crss是反向传输电容，大小为Cgd；对于N-P柱即P型柱4和N型柱3的步进小于12微米的超结，一般在Vds从0伏变化到20V时，器件的Crss会有一个急剧下降的过程，使得超结MOSFET在开关过程中，易于发生由于Crss过低而造成开关过程过快，从而使得器件的应用系统电磁干扰大，甚至由于电流和电压的过冲而使得电路失效，原因说明如下：在器件从导通状态变成反向截止状态的过程中，由于相邻P型柱4和N型柱3的进行横向耗尽，并在某一电压下将N型柱3的部分或全部完全耗尽，由于Cgd是Cox和Csi的串联，相邻P型柱4和N型柱3的进行横向耗尽后Csi会变得很小，所以此时器件的Cgd变成非常小，由于dVds/dt＝Igp/Cgd(Vds)，其中Vds为漏源电压，Igp为平台电压时的栅极电流，在该电压下dVds/dt会变得非常大，从而导致使用器件的电路或系统出现很好的电磁干扰，影响电路和系统的正常工作；这一情况才从高压反向截止状态到导通状态的变化过程中同样存在。这种在开关过程中过高的dVds/dt，除了造成应用中的回路的震荡，还可能造成应用系统的过大的电流和电压过冲，造成电路损坏。另一个方面，对于一个高压器件，例如BVds600V的器件，在实际的电路中大部分的关断时间中，Vds的电压不到500V，或者更低，特别是在桥式电路或一些别的电路中，在某个状态下MOSFET的S/D即源漏之间寄生的体二极管即所述P型阱7和漂移区之间形成寄生二极管会进行正向导通，之后发生一个反向恢复(reverserecovery)，在DS之间电压达到Vdd时(一般不超过400V)，二极管的电流达到最大的反向电流值(Irrm)，之后进行反向恢复，在反向恢复的过程中希望减小电路中电流和电压的震荡，就希望器件的反向电流恢复过程越软越好，要获得软度因子好，就需要在N型漂移区中有多的载流子残余。但现有结构中由于在Vds小于50V时N-P柱中的载流子就已经完全耗尽，因此即使工作电压Vdd小到200VV～300V，在器件电压达到Vdd后残余的载流子也只有N-P柱之下的部分N型缓冲层30之中的部分载流子了，从而没法改善器件体二极管反向恢复时的软度因子。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能提高栅漏电容以及栅漏电容的最小值，从而能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲，还能增加器件的反向恢复的软度因子。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元。至少一个以上的超结单元的所述P型柱中具有N型电场阻断层，所述N型电场阻断层将所述P型柱在纵向上分割成位于所述N型电场阻断层顶部的第一P型柱和位于所述N型电场阻断层底部的第二P型柱。所述第一P型柱和邻接所述N型柱交替排列组成顶部超结结构；所述第二P型柱和邻接所述N型柱交替排列组成底部超结结构；所述N型电场阻断层用于实现所述顶部超结结构和所述底部超结结构的分段耗尽。当超结器件的源漏电压小于等于第一电压值时，仅所述顶部超结结构发生耗尽，电场终止于所述N型电场阻断层中，所述底部超结结构不发生耗尽。当超结器件的源漏电压大于所述第一电压值时，所本文档来自技高网...

【技术保护点】
一种超结器件，其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；至少一个以上的超结单元的所述P型柱中具有N型电场阻断层，所述N型电场阻断层将所述P型柱在纵向上分割成位于所述N型电场阻断层顶部的第一P型柱和位于所述N型电场阻断层底部的第二P型柱；所述第一P型柱和邻接所述N型柱交替排列组成顶部超结结构；所述第二P型柱和邻接所述N型柱交替排列组成底部超结结构；所述N型电场阻断层用于实现所述顶部超结结构和所述底部超结结构的分段耗尽；当超结器件的源漏电压小于等于第一电压值时，仅所述顶部超结结构发生耗尽，电场终止于所述N型电场阻断层中，所述底部超结结构不发生耗尽；当超结器件的源漏电压大于所述第一电压值时，所述顶部超结结构完全耗尽，电场经过所述N型电场阻断层后继续对所述底部超结结构耗尽；所述第一电压值要求大于等于所述超结器件的工作电压以及小于所述超结器件的击穿电压，使所述超结器件在工作时仅发生所述顶部超结结构的耗尽，从而提高栅漏电容，同时利用所述底部超结结构不发生耗尽的特点能在器件反向恢复时提供载流子，从而增加器件的反向恢复的软度因子；所述超结器件的击穿电压由所述顶部超结结构和所述底部超结结构都完全耗尽时形成的耗尽区确定。...

【技术特征摘要】
1.一种超结器件，其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；至少一个以上的超结单元的所述P型柱中具有N型电场阻断层，所述N型电场阻断层将所述P型柱在纵向上分割成位于所述N型电场阻断层顶部的第一P型柱和位于所述N型电场阻断层底部的第二P型柱；所述第一P型柱和邻接所述N型柱交替排列组成顶部超结结构；所述第二P型柱和邻接所述N型柱交替排列组成底部超结结构；所述N型电场阻断层用于实现所述顶部超结结构和所述底部超结结构的分段耗尽；当超结器件的源漏电压小于等于第一电压值时，仅所述顶部超结结构发生耗尽，电场终止于所述N型电场阻断层中，所述底部超结结构不发生耗尽；当超结器件的源漏电压大于所述第一电压值时，所述顶部超结结构完全耗尽，电场经过所述N型电场阻断层后继续对所述底部超结结构耗尽；所述第一电压值要求大于等于所述超结器件的工作电压以及小于所述超结器件的击穿电压，使所述超结器件在工作时仅发生所述顶部超结结构的耗尽，从而提高栅漏电容，同时利用所述底部超结结构不发生耗尽的特点能在器件反向恢复时提供载流子，从而增加器件的反向恢复的软度因子；所述超结器件的击穿电压由所述顶部超结结构和所述底部超结结构都完全耗尽时形成的耗尽区确定。2.如权利要求1所述的超结器件，其特征在于：所述第一电压值由所述顶部超结结构的耐压能力确定，所述顶部超结结构的耐压能力越大所述第一电压值越大，所述顶部超结结构的耐压能力越小所述第一电压值越小。3.如权利要求2所述的超结器件，其特征在于：所述顶部超结结构的厚度越小，所述第一电压值越小。4.如权利要求1所述的超结器件，其特征在于：所述底部超结结构的厚度越大，所述超结器件的反向恢复的软度越大。5.如权利要求1所述的超结器件，其特征在于：所述第一P型柱和邻接所述N型柱之间电荷平衡；所述第二P型柱和邻接所述N型柱之间电荷平衡；或者，所述第二P型柱的杂质总量大于邻接所述N型柱的杂质总量；或者，所述第二P型柱的杂质总量小于邻接所述N型柱的杂质总量。6.如权利要求1所述的超结器件，其特征在于：所述N型电场阻断层的掺杂浓度是所述第一P型柱和所述第二P型柱中掺杂浓度最大的掺杂浓度的2倍～10倍。7.如权利要求1所述的超结器件，其特征在于：所述N型电场阻断层的厚度为1微米～5微米。8.如权利要求1所述的超结器件，其特征在于：各所述P型柱对应的所述N型电场阻断层的两侧和所述N型柱接触，且各所述N型电场阻断层的宽度大于等于对应的所述第一P型柱和所述第二P型柱的宽度；或者，各具有所述N型电场阻断层的各所述超结单元的所述N型电场阻断层连接成一整体。9.如权利要求1所述的超结器件，其特征在于：所述第一P型柱的厚度大于所述第二P型柱的厚度。10.如权利要求1或4或9所述的超结器件，其特征在于：所述第二P型柱的厚度为2微米～20微米；所述第二P型柱通过离子注入或扩散形成，或者所述第二P型柱通过沟槽填充形成。11.如权利要求1所述的超结器件，其特征在于：所述超结结构形成于N型外延层上，在所述超结结构的底部形成有由N型外延层组成的N型缓冲层，在所述N型缓冲层的底部为重掺杂的N型半导体衬底。12.一种超结器件的制造方法，其特征在于，超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；至少一个以上的超结单元的所述P型柱中具有N型电场阻断层，具有所述N型电场阻断层的所述超结单元的形成步骤包括：步骤一、提供N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成沟槽，所述沟槽的深度和第一P型柱的深度相同；步骤二、进行第一次P型离子注入在所述沟槽底部形成第二P型柱；进行第二次N型离子注入在所述沟槽底部形成N型电场阻断层，所述N型电场阻断层位于所述第二P型柱的顶部；步骤三、在所述沟槽中填充P型硅形成第一P型柱；由所述第一P型柱和所述第二P型柱纵向叠加形成被所述N型电场阻断层分割的所述P型柱；所述N型柱由各所述P型柱之间的所述N型外延层组成；所述第一P型柱和邻接所述N型柱交替排列组成顶部超结结构；所述第二P型柱和邻接所述N型柱交替排列组成底部超结结构；所述N型电场阻断层用于实现所述顶部超结结构和所述底部超结结构的分段耗尽；当超结器件的源漏电压小于等于第一电压值时，仅所述顶部超结结构发生耗尽，电场终止于所述N型电场阻断层中，所述底部超结结构不发生耗尽；当超结器件的源漏电压大于所述第一电压值时，所述顶部超结结构完全耗尽，电场经过所述N型电场阻断层后继续对所述底部超结结构耗尽；所述第一电压值要求大于等于所述超结器件的工作电压以及小于所述超结器件的击穿电压，使所述超结器件在工作时仅发生所述顶部超结结构的耗尽，从而提高栅漏电容，同时利用所述底部超结结构不发生耗尽的特点能在器件反向恢复时提供载流子，从而增加器件的反向恢复的软度因子；所述超结器件的击穿电压由所述顶部超结结构和所述底部超结结构都完全耗尽时形成的耗尽区确定。13.一种超结器件的制造方法，其特征在于，超结器件的电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；至少一个以上的超结单元的所述P型柱中具有N型电场阻断层，具有所述N型电场阻断层的所述超结单元的形成步骤包括：步骤一、提供第一N型外延层，进行光刻和P型离子注入在所述第一N型外延层上第一层P型区，由所述第一层P型区之间的所述第一N型外延层组成第一层N型区；步骤二、在所述第一N型外延层上形成第二本征外延层；进行光刻和P型离子注入在所述第二本征外延层上第二层P型区，进行...

【专利技术属性】
技术研发人员：肖胜安，曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44