超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，电荷流动区中形成有超结结构，超结器件包括第一原胞，第一原胞的步进大于超结单元的步进，通过较小的超结单元的步进使超结器件的耐压能力增加以及导通电阻降低，通过较大的第一原胞的步进使第一原胞的平面栅覆盖的超结结构的面积增加并从而提高超结器件的输入电容，被平面栅覆盖的中间P型柱为浮置结构。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能够提高超结器件的击穿电压和降低导通电阻，能在很低Vds下获得更高的Crss且在较大的Vds范围内能使得Crss的下降比较缓慢，从而能减缓了开关过程的速度、能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲。

Hyperjunction devices and their manufacturing methods

The invention discloses a super junction device with super junction structure form the charge flow area, the super junction device comprises a first cell, the first step is larger than the original cell super junction unit step by step, super junction unit into smaller pressure make super junction device is increased and the resistance decreased increase, and thus improve the input capacitance of super junction device through the first step into the larger cell to cell of the first plane gate covering the super junction area, middle column type P plane gate covering for floating structure. The invention also discloses a method for the manufacture of a hyperjunction device. The invention can improve the breakdown voltage of super junction devices and reduce resistance, can obtain higher Crss in Vds was very low and within the larger Vds range makes the Crss decreased more slowly, which can slow down the switching speed of the process, can effectively reduce the electromagnetic interference performance of the device in the application circuit and effectively to reduce the overshoot of current and voltage of the device in the application in circuit.

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。如图1所示，是现有超结器件俯视图；一般的超结器件结构，都包含电荷流动区、横向承受反向偏置电压的终端区和处于电荷流动区和终端区之间的过渡区，终端区环绕于所述电荷流动区的外周，图1中1区表示电荷流动区，2区表示过渡区，3区表示终端区。1区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中的P型柱22和N型柱23都呈条形结构。N型柱23于在超结器件导通时提供导通通路，P型柱22和N型柱23在超结器件反偏时互相耗尽共同承受反向偏压。2区和3区位于超结器件的终端，共同作为表示超结器件的终端保护结构。在器件导通时所述2区和3区不提供电流，在反偏状态用于承担从1区外周单元的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。2区中有至少一个P型环25，图1中为一个P型环25，该P型环25一般与1区的P型背栅即P阱连接在一起；2区中有具有一定倾斜角的场板介质膜，在2区中还具有用于减缓表面电场急剧变化的场板24，场板24为多晶场板片或金属场板，以及P型柱22；2区中也可以不设置所述金属场板。3区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中3区的P型柱22和N型柱23分别由1区中的P型柱22和N型柱23延伸扩展而成，交替排列方向相同。在其它结构中，3区的P型柱22和N型柱23也能首尾相连的环型结构。3区中有金属场板，3区中也可以不设置所述金属场板；3区中可以有P型环25也可以没有，有P型环25时该处的P型环是不与电荷流动区的P型背栅连接相连的(悬浮的)；在3区的最外端有终端截止环21，所述终端截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成。如图2所示，现有超结器件的截面示意图；如图3所示，是现有超结器件的俯视局部放大图；图3中，电荷流动区位于BB’线和CC’线之间，CC’线右边为过渡区，图2所示结构为沿AA’线的截面示意图；图2所示的超结器件为平面栅超结N型MOSFET器件为例，器件原胞结构为：在N型重掺杂的硅衬底1上形成有N型外延层31，在N型外延层31中形成有N型柱3和P型柱4。N型柱3对应于图1中的N型柱23，P型柱4对应于图1中的P型柱22。在P型柱4的顶部形成有P型阱7，在P型阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。还包括：层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。在硅衬底1的背面形成有背面金属层13，背面金属层13引出漏极。由于硅衬底1为重掺杂，N型外延层31为轻掺杂，在二者交界处形成有浓度过渡的区域。图2中E1E2界面为减薄后的硅衬底1的底部表面，界面D1D2为硅衬底1的顶部表面，界面C1C2为超结结构的底部界面，界面M1M2为N型外延层31的顶部表面。界面E1E2和界面D1D2之间的厚度为T00，界面E1E2和界面M1M2之间的厚度为T10，界面C1C2和界面M1M2之间的厚度为T20，界面D1D2和界面C1C2之间的厚度为T30。所述硅衬底1为高浓度基板，电阻率0.001ohm·cm～0.003ohm·cm；N型外延层31的电阻1ohm·cm～2ohm.cm,厚度T30为5微米～20微米，P-N柱区域即超结结构区域：对应器件的源漏击穿电压BVds为600V～700V时高度T20为35微米～45微米。由图2所示可知，每个N型柱3的上方有一个多晶硅栅6，该多晶硅栅6可以部分覆盖周边的P型柱4，也可以不覆盖，每个P型柱4的上方有一个P型阱7，在P型阱7里有一个N+源区8，有一个接触孔11，源极金属通过接触孔11与源区8相连，源区8金属通过经过一个高浓度的P阱引出区9与P型阱7相连。如图3所示，CC’线右边的过渡区中形成有P型环25，P型环25和P型阱7相接触且通过接触孔11连接到源极金属。现有的技术中，器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱2通过N+衬底即硅衬底11连接到漏极13，在较低的Vds即源漏电压的情况下，Vds基本施加横向的电场于P型柱4和N型柱3之间，使得在很低的Vds下，交替排列的P型柱4和N型柱3在横向电场的作用下很快发生耗尽，这会使器件的电容Ciss，Crss，Coss在小的Vds之下有很大的非线性，其中Ciss是输入电容，大小为Cgs+Cgd；Coss是输出电路，大小为Cds+Cgd；Crss是反向传输电容，大小为Cgd；Cgs为器件的栅源电容，Cgd为器件的栅漏电容，Cds为器件的源漏电容。由一个P型柱4和一个N型柱3的超结单元，超结单元的P型柱4和N型柱3的宽度和为超结结构的步进，对应步进小于12微米的超结结构，一般在Vds从0伏变化到10V时，器件的Crss会有一个急剧下降的过程，特别是由于超结器件如超结MOSFET的导通电阻是同等电压的普通VDMOS的1/4到1/10，同样导通电阻的超结MOSFET的面积远小于VDMOS，因此超结MOSFET的Crss的最大值非常小，Crss的最大值通常是指Vds＝0伏时的Crss值。这两个因素的存在，使得超结MOSFET在开关过程中，易于发生由于Crss过低和Crss的急剧变化从而造成开关过程过快，从而使得器件的应用系统电磁干扰大；甚至由于电流和电压的过冲而使得电路失效。如图2所示的结构，在器件从导通状态变成反向截止状态的过程中，在平台电压阶段，器件的Vgs即栅源电压保持在平台电压，器件的Vds即漏源电压从器件导通时的Vdson(通常很小)增加到电路的电源电压Vdd(如400伏)，由于Vds的增加，相邻P型柱4和N型柱3的进行横向耗尽，并在某一电压下将N型柱3的部分或全部完全耗尽，此时器件的Cgd会变成非常小，Cgd即Crss，Cgd是Cox和Csi的串联，由于dVds/dt＝Igp/Cgd(Vds)，其中Vds为漏源电压，Igp为平台电压时的栅极电流，在该电压下dVds/dt会变得非常大，从而导致使用器件的电路或系统出现很好的电磁干扰，影响电路和系统的正常工作；这一情况在从高压反向截止状态到导通状态的变化过程中同样存在。这种在开关过程中过高的dVds/dt，除了造成应用中的回路的震荡，还可能造成应用系统的过大的电流和电压过冲，造成电路损坏本文档来自技高网...

【技术保护点】
一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；超结器件包括第一原胞，各所述第一原胞包括：平面栅，在所述超结结构的宽度方向上，所述平面栅两侧分别和一个所述P型柱对应，令所述平面栅两侧对应的所述P型柱为两侧P型柱，两个所述两侧P型柱之间包括一个以上的P型柱且令该P型柱为中间P型柱；在各所述两侧P型柱的顶部形成有P型阱，所述P型阱还延伸到相邻的所述N型柱的顶部，所述平面栅从顶部覆盖所述P型阱，被所述平面栅覆盖的所述P型阱的表面用于形成沟道，在所述平面栅两侧的所述P型阱的表面形成有由N+区组成的源区，所述源区和对应的所述平面栅的侧面自对准；各所述中间P型柱的顶部没有形成源区，在所述源区和对应的所述P型阱的顶部通过相同的接触孔连接到源极；所述超结单元的步进为其所包括的一个所述N型柱和一个所述P型柱的宽度和，所述第一原胞的步进为两个所述两侧P型柱的的中心位置之间的宽度，所述第一原胞的步进大于所述超结单元的步进，通过较小的所述超结单元的步进使所述超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一原胞的步进使所述第一原胞的平面栅覆盖的超结结构的面积增加并从而提高所述超结器件的栅漏电容；所述中间P型柱为浮置结构，使所述超结器件的栅漏电容随源漏电压变化趋于平缓。...

【技术特征摘要】
1.一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；超结器件包括第一原胞，各所述第一原胞包括：平面栅，在所述超结结构的宽度方向上，所述平面栅两侧分别和一个所述P型柱对应，令所述平面栅两侧对应的所述P型柱为两侧P型柱，两个所述两侧P型柱之间包括一个以上的P型柱且令该P型柱为中间P型柱；在各所述两侧P型柱的顶部形成有P型阱，所述P型阱还延伸到相邻的所述N型柱的顶部，所述平面栅从顶部覆盖所述P型阱，被所述平面栅覆盖的所述P型阱的表面用于形成沟道，在所述平面栅两侧的所述P型阱的表面形成有由N+区组成的源区，所述源区和对应的所述平面栅的侧面自对准；各所述中间P型柱的顶部没有形成源区，在所述源区和对应的所述P型阱的顶部通过相同的接触孔连接到源极；所述超结单元的步进为其所包括的一个所述N型柱和一个所述P型柱的宽度和，所述第一原胞的步进为两个所述两侧P型柱的的中心位置之间的宽度，所述第一原胞的步进大于所述超结单元的步进，通过较小的所述超结单元的步进使所述超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一原胞的步进使所述第一原胞的平面栅覆盖的超结结构的面积增加并从而提高所述超结器件的栅漏电容；所述中间P型柱为浮置结构，使所述超结器件的栅漏电容随源漏电压变化趋于平缓。2.如权利要求1所述的超结器件，其特征在于：所述过渡区至少包括一个P型环，各所述两侧P型柱的顶部的所述P型阱和所述P型环相接触，所述P型环的顶部通过接触孔连接到所述源极；各所述中间P型柱和所述P型环之间通过N型柱隔离，从而使所述中间P型柱为浮置结构。3.如权利要求1所述的超结器件，其特征在于：所述过渡区至少包括一个P型环，各所述两侧P型柱的顶部的所述P型阱和所述P型环相接触，所述P型环的顶部通过接触孔连接到所述源极；在沿所述超结结构的长度方向上，各条所述中间P型柱被N型柱分割成两段以上，令分割各条所述中间P型柱的N型柱为分割N型柱，通过所述分割N型柱使对应的所述中间P型柱为浮置结构。4.如权利要求3所述的超结器件，其特征在于：在沿所述超结结构的宽度方向上，各条所述中间P型柱中的各所述分割N型柱对齐，且相邻两个所述分割N型柱之间通过P型柱隔离，令该P型柱为分割P型柱；在沿所述超结结构的长度方向上，各分割P型柱的尺寸小于对应的所述分割N型柱的尺寸，使各所述分割P型柱和对应的所述中间P型柱不接触。5.如权利要求1至4中任一权利要求所述的超结器件，其特征在于：所述第一原胞的步进为所述超结单元的步进的2倍以上。6.如权利要求1至4中任一...

【专利技术属性】
技术研发人员：肖胜安，曾大杰，李东升，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44