超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构的沟槽的侧面倾斜，沟槽中填充的外延层采用两次以上的外延工艺填充形成，在前后两次外延填充工艺之间进行一次和填充外延层掺杂类型相反的离子注入。通过离子注入在对应的外延子层所围的区域的底部区域注入的杂质实现在纵向上隔开相邻两个外延子层，使最顶部的外延子层之下的各外延子层都呈浮空结构，使各超结单元在耗尽过程中实现逐步耗尽从而降低器件的输出电容的非线性以及增加器件的反向恢复的软度因子；离子注入在外延子层所围的区域的侧面中注入的杂质能降低第二导电类型柱的顶部的第二导电类型掺杂总量，提高各超结单元的电荷平衡性，能提高器件的击穿电压。本发明专利技术还公开了一种超结器件的制造方法。

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。如图1所示，是现有超结器件的结构图，该超结器件为超结功率器件，这里是以N型超结MOSFET为例进行介绍。由图1可知，N型超结器件包括：多晶硅栅1，厚度通常在之间。多晶硅栅1的顶部会通过接触孔连接到由正面金属层组成的栅极。栅氧化层2，用来是实现多晶硅栅1和沟道的隔离，栅氧化层2的厚度决定了多晶硅栅1的耐压，通常为了保证一定的多晶硅栅1的耐压，栅氧化层2的厚度一般大于源区3，由N型重掺杂区即N+区组成，源区3的掺杂剂量即离子注入掺杂的注入剂量通常是在1e15/cm2以上。源区3的顶部会通过接触孔连接到由正面金属层组成的源极。P型沟道区5，P型沟道区5的掺杂剂量通常是在5e13/cm2～1e14/cm2之间，P型沟道区5的掺杂决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。被多晶硅栅1覆盖的P型沟道区5的表面用于形成沟道。空穴收集区4，由形成于所述P型沟道区5表面的P型重掺杂区即P+区组成。N型外延层7，其掺杂的体浓度通常是在1e15/cm3～5e16/cm3之间，N型外延层7作为器件的漂移区，N型外延层7的厚度决定了器件的击穿电压。P型柱6，P型柱6和由P型柱6之间的N型外延层7组成的N型柱交替排列形成超结结构，超结结构中，各P型柱6和对应的N型柱互补掺杂并实现对N型柱的横向耗尽，通过各P型柱6和相邻的N型柱之间的互相横向耗尽能够轻易实现对整个超结结构中的N型漂移区耗尽，从而能同时实现高的掺杂浓度和高的击穿电压。P型柱6在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的。N型外延层7形成于半导体衬底9上，半导体衬底9为N型高掺杂，其体浓度1e19/cm3以上，其高的掺杂浓度是为了减小半导体衬底9的电阻。超结功率器件为MOSFET器件时，由N型高掺杂的半导体衬底9组成漏区，并在半导体衬底9的背面形成由背面金属层组成的漏极。N型缓冲层(Buffer)8形成于所述超结结构和高掺杂的所述半导体衬底9之间，N型缓冲层8主要目的是为了防止因为工艺的热过程，高掺杂的半导体衬底9的杂质原子扩散到漂移区，造成漂移区的掺杂浓度提高，从而降低器件的击穿电压。N型缓冲层8的掺杂浓度通常跟N型外延层7的掺杂浓度基本保持一致。结型场效应晶体管(JFET)注入区10，图1所示的结构是平面栅结构，平面栅结构会存在寄生的JFET，JFET注入区10的掺杂类型和所述N型外延层7相同，通过增加JFET注入区10后能够降低导通电阻；相反如果没有JFET注入区10，沟通电阻会增加。超结功率器件，相比于传统的VDMOS器件，在相同的击穿电压下，具有更高的掺杂浓度，其掺杂浓度可以到达普通VDMOS的10倍以上。这是因为超结器件的纵向P型柱6会跟N型漂移区即N型柱形成横向的耗尽，从而加速漂移区的耗尽，从而可以实现在相同的击穿电压下更高的掺杂浓度，具有更低的比导通电阻。目前横向P型柱6有两种实现方式，一种是基于多次外延的结构，另外一种是基于沟槽101和P型硅填入工艺。在现有的沟槽101和P型硅填入工艺里面，为了保证生产的效率和P型硅填入的质量，通常挖沟槽101的角度是倾斜的，其倾斜角度通常在88-89.2度之间，如图2所示，是现有超结器件的沟槽示意图；在高浓度的N型衬底如硅衬底9上面，外延一层N型外延层7，在N型外延层7上面，通过等离子刻蚀，形成一个沟槽101，对于600V的超结器件，沟槽101的宽度通常为3μm～5μm，沟槽101的深度通常为35μm～45μm之间，沟槽101的深宽比到达10以上。超结器件是电荷平衡的器件，如果沟槽101的角度偏离90度，会导致沟槽101的顶部宽，底部窄，从而导致顶部的P型杂质剂量高，底部的P型杂质剂量低。而对于N型外延层7即N型柱来说，正好相反，顶部的N型杂质剂量低，底部的N型杂质剂量高。沟槽101的角度越偏离90度，电荷不平衡的现象越明显。以及沟槽101制作而成的超结器件，沿图2所示的AA’方向，图3中AA’方向对应的是P型柱6的中心方向，其电场通常如下：如图3所示，X轴是沿着AA’方向，Y轴是此方向上所对应的电场强度。如果沟槽101的角度为90度，那么P-N即P型柱6和N型柱的平衡接近理想，这个时候漂移区的电场强度近似为平的。如果沟槽101的角度偏离90度，那么电场强度会有一个峰值，峰值对应的位置，其P-N正好平衡，在靠近硅片即硅衬底片的表面即沟槽101的顶部，P的浓度多于N即图3中所示的P>N，这个时候电场强度逐渐上升；在靠近沟槽101底部，P的浓度少于N即图3中所示的P<N，这个时候电场强度逐渐下降。不管是TCAD仿真还是实验结果，都表明，对于600V的超结器件，如果沟槽101的角度，能够变为直角，器件的击穿电压可以提高100V以上。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能提高具有侧面倾斜的沟槽的超结单元的P型和N型杂质的电荷平衡，提高器件的击穿电压。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件包括：在第一导电类型外延层中形成有侧面倾斜的沟槽，在所述沟槽中填充有第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元。所述第二导电类型外延层通过两次以上的外延工艺填充形成，各次外延填充工艺形成对应的外延子层，各所述外延子层的沿所述沟槽的底部到顶部方向的纵向厚度大于沿所述沟槽的侧面到内部方向的横向厚度，各所述外延子层所围区域逐渐缩小且最后各所述外延子层叠加形成所述第二导电类型外延层。前一次外延填充完成之后以及后一次外延填充开始之前还包括一次第一导电类型离子注入工艺，所述第一导电类型离子注入在对应的所述外延子层所围的区域的底部区域注入的第一导电类型杂质用于在纵向上隔开相邻两个所述外延子层，使最顶部的所述外延子层之下的各所述外延子层都呈浮空结构，使各所述超结单元在耗尽过程中实现逐步耗尽从而降低器件的输出电容的非线性以及增加器件的反向恢复的软度因子。所述第一导电类型离子注入会在对应的所述外延子层所围的区域的侧面中注入第一导电类型杂质，所述外延子层所围的区域的侧面中注入的第一导电类型杂质用于降低所述第二导电类型柱的顶部的第二导电类型掺杂总量，提高本文档来自技高网...

【技术保护点】
一种超结器件，其特征在于：在第一导电类型外延层中形成有侧面倾斜的沟槽，在所述沟槽中填充有第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；所述第二导电类型外延层通过两次以上的外延工艺填充形成，各次外延填充工艺形成对应的外延子层，各所述外延子层的沿所述沟槽的底部到顶部方向的纵向厚度大于沿所述沟槽的侧面到内部方向的横向厚度，各所述外延子层所围区域逐渐缩小且最后各所述外延子层叠加形成所述第二导电类型外延层；前一次外延填充完成之后以及后一次外延填充开始之前还包括一次第一导电类型离子注入工艺，所述第一导电类型离子注入在对应的所述外延子层所围的区域的底部区域注入的第一导电类型杂质用于在纵向上隔开相邻两个所述外延子层，使最顶部的所述外延子层之下的各所述外延子层都呈浮空结构，使各所述超结单元在耗尽过程中实现逐步耗尽从而降低器件的输出电容的非线性以及增加器件的反向恢复的软度因子；所述第一导电类型离子注入会在对应的所述外延子层所围的区域的侧面中注入第一导电类型杂质，所述外延子层所围的区域的侧面中注入的第一导电类型杂质用于降低所述第二导电类型柱的顶部的第二导电类型掺杂总量，提高各所述超结单元的电荷平衡性。...

【技术特征摘要】
1.一种超结器件，其特征在于：在第一导电类型外延层中形成有侧面倾斜的沟槽，在所述沟槽中填充有第二导电类型外延层，由所述沟槽中的第二导电类型外延层组成第二导电类型柱，由各所述第二导电类型柱之间的所述第一导电类型外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超结结构，每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；所述第二导电类型外延层通过两次以上的外延工艺填充形成，各次外延填充工艺形成对应的外延子层，各所述外延子层的沿所述沟槽的底部到顶部方向的纵向厚度大于沿所述沟槽的侧面到内部方向的横向厚度，各所述外延子层所围区域逐渐缩小且最后各所述外延子层叠加形成所述第二导电类型外延层；前一次外延填充完成之后以及后一次外延填充开始之前还包括一次第一导电类型离子注入工艺，所述第一导电类型离子注入在对应的所述外延子层所围的区域的底部区域注入的第一导电类型杂质用于在纵向上隔开相邻两个所述外延子层，使最顶部的所述外延子层之下的各所述外延子层都呈浮空结构，使各所述超结单元在耗尽过程中实现逐步耗尽从而降低器件的输出电容的非线性以及增加器件的反向恢复的软度因子；所述第一导电类型离子注入会在对应的所述外延子层所围的区域的侧面中注入第一导电类型杂质，所述外延子层所围的区域的侧面中注入的第一导电类型杂质用于降低所述第二导电类型柱的顶部的第二导电类型掺杂总量，提高各所述超结单元的电荷平衡性。2.如权利要求1所述的超结器件，其特征在于：各所述外延子层的第二导电类型的掺杂浓度相同；或者，前一次外延填充对应的所述外延子层的掺杂浓度大于后一次外延填充所对应的所述外延子层的掺杂浓度。3.如权利要求1或2所述的超结器件，其特征在于：所述第二导电类型外延层通过两次外延工艺填充形成。4.如权利要求1所述的超结器件，其特征在于：所述第一导电类型离子注入为垂直注入或者带角度注入。5.如权利要求4所述的超结器件，其特征在于：所述第一导电类型离子注入为带角度注入时注入角度为4度到8度。6.如权利要求1所述的超结器件，其特征在于：所述沟槽的侧面倾斜角度为88度～89.2度。7.如权利要求1所述的超结器件，其特征在于：超结器件为N型器件，所述第一导电类型为N型，所述第二导电类型为P型；或者，超结器件为P型器件，所述第一导电类型为P型，所述第二导电类型为N型。8.如权利要求1所述的超结器件，其特征在于：各所述第一导电类型离子注入工艺完成之后以及后一次外延填充开始之前还包括采用形成牺牲氧化层并去除的工艺对前一次外延填充对应的所述外延子层所围的区域的表面进行处理。9.如权利要求1所述的超结器件，其特征在于：超结器件为平面栅超结器件；或者，所述超结器件为沟槽栅超结器件。10.一种超结器件的制造方法，其特征在于，包括如下步骤：步骤一、在第一导电类型外延层中形成侧面倾斜的沟槽；步骤二、在所述沟槽中填充第二导电类型外延层，...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44