超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构由填充于沟槽中的第二导电类型柱和由沟槽之间的第一导电类型外延层组成的第一导电类型柱交替排列组成超结结构；沟槽的侧面倾斜；第二导电类型柱包括第一和第二填充层，第一填充层覆盖在沟槽的侧面和底部表面，第二填充层叠加在所述第一填充层的表面；两填充层都为第二导电类型掺杂且第一填充层的掺杂浓度高并使第二导电类型柱在沟槽的不同深度处的掺杂总量主要由第一填充层确定，抑制沟槽侧面倾斜结构对沟槽的不同深度处的掺杂总量的影响，提高沟槽的不同深度处的P和N型掺杂总量的平衡。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能提高侧面倾斜沟槽的顶部和底部的P和N型杂质的平衡，提高击穿电压。

Hyperjunction devices and their manufacturing methods

The invention discloses a super junction device, super junction structure consists of second conductive type column filled in the slot and a first conductive type column is composed of a first conductivity type epitaxial layer between grooves arranged alternatively composed of super junction structure; groove side tilt; second conductive type column comprises a first and second layer, the first the filling layer covering on the side and the bottom surface of the trench, the second layer is superimposed on the first filling layer on the surface; the two filling layer are second conductivity type doped and the first filling layer doping concentration high and second conductivity type doped total column at different depths in the groove of the main filling layer determined by the first, the side of the trench to trench structure tilt suppression at different depths of doping amount influence, the increase of P and N type doping amount at different depth of the groove of the balance. The invention also discloses a method for the manufacture of a hyperjunction device. The invention can improve the balance of P and N type impurities at the top and bottom of the side slanting groove, and improve the breakdown voltage.

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。如图1所示，是现有超结器件的结构图，该超结器件为超结功率器件，这里是以N型超结器件为例进行介绍，对器件的掺杂类型进行相应的替换可以得到P型超结器件，这里对P型超结器件不做详细介绍。由图1可知，N型超结器件包括：栅极1，通常是由多晶硅组成即栅极1为多晶硅栅，厚度通常在之间。栅氧化层2，用来是实现栅极1和沟道的隔离，栅氧化层2的厚度决定了栅极1的耐压，通常为了保证一定的栅极1的耐压，栅氧化层2的厚度一般大于源区3，由N型重掺杂区即N+区组成，源区3的掺杂剂量即离子注入掺杂的注入剂量通常是在1e15/cm2以上。P型沟道区5，P型沟道区5的掺杂剂量通常是在3e13/cm2～1e14/cm2之间，P型沟道区5的掺杂决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。被栅极1覆盖的P型沟道区5的表面用于形成沟道。空穴收集区4，由形成于所述P型沟道区5表面的P型重掺杂区即P+区组成。N型外延层7，其掺杂的体浓度通常是在1e15/cm3～5e16/cm3之间，N型外延层7作为器件的漂移区，N型外延层7的厚度决定了器件的击穿电压。P型柱6，P型柱6和由P型柱6之间的N型外延层7组成的N型柱交替排列形成超结结构，超结结构中，各P型柱6和对应的N型柱互补掺杂并实现对N型柱的横向耗尽，通过各P型柱6和相邻的N型柱之间的互相横向耗尽能够轻易实现对整个超结结构中的N型漂移区耗尽，从而能同时实现高的掺杂浓度和高的击穿电压。P型柱6在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的。N型外延层7形成于半导体衬底9上，半导体衬底9为N型高掺杂，其体浓度1e19/cm3以上，其高的掺杂浓度是为了减小半导体衬底9的电阻。超结功率器件为MOSFET器件时，由N型高掺杂的半导体衬底9组成漏区，并在半导体衬底9的背面形成由背面金属层组成的漏极。在P型柱6的两种形成工艺中，次外延工艺具有较高的成本以及工艺时间长。而通过挖槽和P型硅填入的方法，工艺简单且效率高。通过挖槽和P型硅填入的方法来形成P型柱6采用比较多，现介绍如下：首先、需要采用光刻刻蚀工艺在N型外延层中形成沟槽。之后、对沟槽进行P型硅填充。在P型柱6的两种形成工艺中，多次外延工艺具有较高的成本以及工艺时间长。而通过挖槽和P型硅填入的方法，工艺简单且效率高。通过挖槽和P型硅填入的方法来形成P型柱6采用的比较多，现介绍如下：首先、需要采用光刻刻蚀工艺在N型外延层中形成沟槽。如图2所示，是现有超结器件的沟槽的理想状况的示意图；可以看出在N型外延层101a形成了多个沟槽102a。其中，N型外延层101a和图1中的N型外延层7相对应，沟槽102a即为图1中的P型柱6的形成区域。可以看出，沟槽102a的侧面为垂直结构，其侧面倾角即标记130a所对应的角度为90度。如图3所示，是现有超结器件的沟槽的实际状况的示意图；实际工艺中，在N型外延层101b中形成了多个沟槽102b；其中，N型外延层101b和图1中的N型外延层7相对应，沟槽102b即为图1中的P型柱6的形成区域。可以看出，沟槽102b的侧面为倾斜结构，其侧面倾角即标记130b所对应的角度为88.5度。之后、对沟槽进行P型硅填充形成N型柱和P型柱交替排列的超结结构。如图5所示，是现有超结器件的沟槽为理想状况时的超结结构示意图；和图2对比可知，P型柱403a由填充于沟槽102a中的P型硅组成，N型柱402a由沟槽102a之间的N型外延层101a组成，P型柱403a和N型柱402a交替排列组成超结结构。在超结结构底部为缓冲层401a，缓冲层401a也是由N型外延层101a组成，也即缓冲层401a由沟槽102a底部的N型外延层101a组成。在缓冲层401a的底部具有图1中所示的半导体衬底9。如图6所示，是现有超结器件的沟槽为实际状况时的超结结构示意图；和图3对比可知，P型柱403b由填充于沟槽102b中的P型硅组成，N型柱402b由沟槽102b之间的N型外延层101b组成，P型柱403b和N型柱402b交替排列组成超结结构。在超结结构底部为缓冲层401b，缓冲层401b也是由N型外延层101b组成，也即缓冲层401b由沟槽102b底部的N型外延层101b组成。在缓冲层401b的底部具有图1中所示的半导体衬底9。之所以在实际工艺中采用图3和图6所示的沟槽侧面倾斜的结构，而不采用图2和图5所示的沟槽侧面垂直的结构，是因为：1、在沟槽刻蚀过程中，侧面垂直的结构很难稳定的生产，如果沟槽由于工艺的变化变成了底部沟槽宽度大于顶部沟槽的形貌，沟槽填充后就会出现填充缺陷，造成器件漏电增大，而沟槽具有一定程度的倾斜角后能够提高刻蚀工艺的稳定性和一致性，这会改善器件的漏电和击穿电压的一致性。其中沟槽刻蚀的角度对应于刻蚀后的沟槽的侧面倾角。2、在沟槽填充硅的工艺过程中，有一定的倾斜角度，能够保证硅填入的缺陷尽可能的少，并提高沟槽填充设备的生产能力，降低制造成本，从而可以减少器件的漏电。由上可知，正是因为沟槽侧面倾斜结构能够在沟槽刻蚀过程中和沟槽填充过程中都带来很好的效果，故在实际情况下，沟槽刻蚀的角度通常是在88.4到89度之间。虽然侧面倾斜的沟槽能够对刻蚀和填充都有利，但是侧面倾斜的沟槽本身会降低器件的击穿电压，现说明如下：表一沟槽刻蚀的角度击穿电压88.45度782.54V90度938.75V如表一所示，表一中给出了沟槽刻蚀角度不同时器件的击穿电压的比较。这里超结器件中除了沟槽刻蚀的角度不同之外，其它结构的工艺条件都相同，如采用相同的衬底结构。本专利技术中形成超结结构的沟槽的深度都比较深，本领技术人员一般也称之为深槽。在这里假定，器件的深槽的深度为41μm。从表一可以看到，因为沟槽刻蚀角度的不同，击穿电压相差超过150V。具体原因如下：如图4所示，是具有图2和图3所示沟槽的器件沿图1的AA’位置处的电场强度分布曲线；其中曲线201对应于具有图2所示的侧面垂直的沟槽的器件沿图1的AA’位置处的电场强度分布曲线，曲线202对应于具有图3所示的侧面倾斜的沟槽的器件沿图1的AA’位置处的电场强度分布曲线，这里曲线202所对应的沟槽的侧面倾角为88.45度。图4中的X轴代表沿着图1中AA’位置的纵向深度，0微米代表硅和二氧化硅的界面，单位是微米；Y轴代表电场强度本文档来自技高网...

【技术保护点】
一种超结器件，其特征在于：在第一导电类型外延层上形成有多个沟槽，在所述沟槽中填充有第二导电类型柱，填充于所述沟槽中的所述第二导电类型柱和由所述沟槽之间的所述第一导电类型外延层组成的第一导电类型柱交替排列组成超结结构；所述沟槽的侧面为倾斜结构使所述沟槽的底部宽度小于顶部宽度，从而有利于所述沟槽的刻蚀和所述第二导电类型柱的填充从而减少填充缺陷；所述第二导电类型柱包括第一填充层和第二填充层，所述第一填充层覆盖在所述沟槽的侧面和底部表面，所述第二填充层叠加在所述第一填充层的表面；所述第一填充层和所述第二填充层都为第二导电类型掺杂且所述第一填充层的掺杂浓度为所述第二填充层的掺杂浓度的2倍以上，使所述第二导电类型柱在所述沟槽的不同深度处的第二导电类型掺杂总量主要由所述第一填充层确定，从而抑制所述沟槽的底部宽度小于顶部宽度的侧面倾斜结构对所述沟槽的不同深度处的第二导电类型掺杂总量的影响，从而提高所述沟槽的不同深度处的第二导电类型掺杂总量和相邻的所述第一导电类型柱的第一导电类型掺杂总量的平衡。

【技术特征摘要】
1.一种超结器件，其特征在于：在第一导电类型外延层上形成有多个沟槽，在所述沟槽中填充有第二导电类型柱，填充于所述沟槽中的所述第二导电类型柱和由所述沟槽之间的所述第一导电类型外延层组成的第一导电类型柱交替排列组成超结结构；所述沟槽的侧面为倾斜结构使所述沟槽的底部宽度小于顶部宽度，从而有利于所述沟槽的刻蚀和所述第二导电类型柱的填充从而减少填充缺陷；所述第二导电类型柱包括第一填充层和第二填充层，所述第一填充层覆盖在所述沟槽的侧面和底部表面，所述第二填充层叠加在所述第一填充层的表面；所述第一填充层和所述第二填充层都为第二导电类型掺杂且所述第一填充层的掺杂浓度为所述第二填充层的掺杂浓度的2倍以上，使所述第二导电类型柱在所述沟槽的不同深度处的第二导电类型掺杂总量主要由所述第一填充层确定，从而抑制所述沟槽的底部宽度小于顶部宽度的侧面倾斜结构对所述沟槽的不同深度处的第二导电类型掺杂总量的影响，从而提高所述沟槽的不同深度处的第二导电类型掺杂总量和相邻的所述第一导电类型柱的第一导电类型掺杂总量的平衡。2.如权利要求1所述超结器件，其特征在于：所述第一导电类型外延层为第一导电类型硅外延层，所述第一填充层为第二导电类型硅外延层，所述第二填充层为第二导电类型硅外延层、第二导电类型多晶硅层或介质膜。3.如权利要求1所述超结器件，其特征在于：所述沟槽的侧面的倾角为88.4度～89度。4.如权利要求1所述超结器件，其特征在于，所述第一填充层的掺杂浓度满足：所述第一填充层的第二导电类型杂质总量为第一值，所述第一导电类型柱的杂质总量为第二值，所述第一值和所述第二值的差值为第三值，所述第三值小于所述第一值的10％，所述第三值小于所述第二值的10％。5.如权利要求1所述超结器件，其特征在于：所述第二导电类型柱还包括第三填充层，所述第三填充层为第二导电类型掺杂且所述第三填充层的掺杂浓度为所述第一填充层的掺杂浓度的1/2以下；所述第三填充层位于所述沟槽的侧面的厚度小于所述沟槽的底部宽度的1/5，所述第三填充层隔离于所述第二填充层和所述沟槽的侧面和底部表面之间，用于减少相邻的P型柱和N型柱之间的P型杂质和N型杂质扩散从而降低导通电阻。6.如权利要求1或5所述超结器件，其特征在于：所述第二导电类型柱还包括第四填充层，所述第四填充层为第二导电类型掺杂且所述第四填充层的掺杂浓度为所述第二填充层的掺杂浓度的2倍以上，所述第四填充层叠加在所述第二填充层的表面。7.如权利要求1或4或5所述超结器件，其特征在于：所述第一填充层的掺杂浓度为所述第二填充层的掺杂浓度的10倍以上。8.如权利要求1或4或5所述超结器件，其特征在于：所述第一填充层的体积大于等于整个所述第二导电类型柱的体积的一半；或者，所述第一填充层覆盖在所述沟槽的底部表面的厚度大于等于所述沟槽的深度的1/3。9.如权利要求1所述超结器件，其特征在于：所述第一导电类型外延层为均匀掺杂结构；或者，所述第一导电类型外延层为第一外延子层和第二外延子层的叠加结构，所述第一外延子层为均匀掺杂结构，所述第二外延子层...

【专利技术属性】
技术研发人员：曾大杰，肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44