FINFET结构及其方法技术

本发明专利技术实施例提供了用于FinFET S/D部件的独特结构的方法和结构，其描述了一种半导体器件，该器件包括具有从其延伸的鳍的衬底，鳍包括沟道区以及与沟道区的任一侧相邻并位于其上的源极区和漏极区。在各个实施例中，栅极结构设置在沟道区上方，并且栅极结构包括设置在介电层上方的金属层。在一些实例中，第一外延层至少部分地嵌入在源极区和漏极区内。此外，第二外延层设置在第一外延层上方，其中第二外延层的顶面在垂直于衬底的方向上高于金属层的顶面。在各个实例中，硅化物层还设置在第二外延层上方并与其接触。本发明专利技术实施例涉及FINFET结构及其方法。

FINFET structure and its method

The embodiment of the invention method and structure for FinFET S/D unique structure components are provided, which describes a semiconductor device, the device includes a substrate with from its extended fins, including fins on either side of the adjacent channel region and channel region and is located on the source and drain regions. In each of the embodiments, the gate structure is set above the channel area, and the gate structure includes a metal layer set above the dielectric layer. In some examples, the first epitaxial layer is at least partially embedded in the source and drain regions. In addition, the second outer layer is set above the first epitaxial layer, and the top of the second outer layer is higher than the top of the metal layer in the direction perpendicular to the substrate. In each case, the silicide layer is also set above the second extension layer and contacted with it. The embodiment of the invention relates to the structure and method of the FINFET.

【技术实现步骤摘要】
FINFET结构及其方法
本专利技术实施例涉及FINFET结构及其方法。
技术介绍
电子产业已经经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够同时支持更多日益复杂和精致的功能。因此，半导体产业中的持续趋势是制造低成本、高性能和低功耗的集成电路(IC)。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)在很大程度上实现了这些目标，并且从而改进了生产效率并且降低了相关成本。然而，这种按比例缩小还产生了半导体制造工艺的增加的复杂程度。因此，实现半导体IC和器件中的持续进步需要半导体制造工艺和技术中的类似的进步。最近，已经引入多栅极器件以通过增加栅极-沟道耦合、减小断态(OFF)电流和降低短沟道效应(SCE)试图改进栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名字来源于从衬底延伸的鳍状结构，在该衬底上形成该鳍状结构，并且鳍状结构用于形成FET沟道。FinFET与传统的互补金属氧化物半导体(CMOS)工艺兼容并且它们的三维结构允许它们在保持栅极控制和缓解SCE的同时积极地按比例缩小。在至少一些实例中，FinF本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，具有从所述衬底延伸的鳍，所述鳍包括沟道区以及与所述沟道区的任一侧相邻且位于所述沟道区的任一侧上的源极区和漏极区；栅极结构，设置在所述沟道区上方，其中，所述栅极结构包括设置在介电层上方的金属层；第一外延层，至少部分地嵌入在所述源极区和漏极区内；第二外延层，设置在所述第一外延层上方，其中，所述第二外延层的顶面在沿着垂直于所述衬底的方向上高于所述金属层的顶面；以及硅化物层，设置在所述第二外延层上方，并且与所述第二外延层接触。

【技术特征摘要】
2016.05.31 US 62/343,644;2016.11.18 US 15/355,9441.一种半导体器件，包括：衬底，具有从所述衬底延伸的鳍，所述鳍包括沟道区以及与所述沟道区的任一侧相邻且位于所述沟道区的任一侧上的源极区和漏极区；栅极结构，设置在所述沟道区上方，其中，所述栅极结构包括设置在介电层上方的金属层；第一外延层，至少部分地嵌入在所述源极区和漏极区内；第二外延层，设置在所述第一外延层上方，其中，所述第二外延层的顶面在沿着垂直于所述衬底的方向上高于所述金属层的顶面；以及硅化物层，设置在所述第二外延层上方，并且与所述第二外延层接触。2.根据权利要求1所述的半导体器件，其中，所述第二外延层在所述源极区中比在所述漏极区中具有更大的表面区域。3.根据权利要求2所述的半导体器件，其中，所述硅化物层在所述源极区中比在所述漏极区中具有更大的表面区域。4.根据权利要求1所述的半导体器件，其中，所述第一外延层包括与用于所述沟道区的材料不同的材料。5.根据权利要求1所述的半导体器件，还包括至少部分地暴露第一介电层的图案化的介电层，从而使得所述第二外延层与所述第一外延层至少部分地自对准。6.根据权利要求1所述的半导体器件，其中，所述半导体器件包括n型FinFET，并且其中，所述第二外延层包括具有小于硅(Si)的晶格常数的晶格常数的材料。7.根据权利要求1所述的半导体器件，其中，所述半导体器件包括p型FinFET，并且其中，所述第二外延层包括具有大于硅锗(SiGe)的晶格常数的晶格常数的材料。8.根...

【专利技术属性】
技术研发人员：冯家馨，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71