本发明提供一种功率器件及其制备方法，该功率器件的制备方法包括以下步骤：通过于第一沟槽中形成上表面低于半导体层上表面的第一介电材料层之后，于第一沟槽中依次形成第二、第三介电材料层，且在同种刻蚀条件下，第二介电材料层的刻蚀速度小于第三、第一...

本发明提供了一种超结器件结构及其制备方法，超结器件结构包括：第一导电类型的半导体衬底；第一导电类型的外延层，位于半导体衬底的上表面；第二导电类型的柱结构，位于外延层内，且沿外延层的厚度方向延伸，柱结构与外延层具有不同的晶格常数，外延层包...

本发明提供一种超结器件及制作方法，方法包括：1)提供第一衬底，所述第一衬底包括第一主面及第二主面，基于光掩模，通过光刻

本发明提供一种超结器件及制作方法，包括：1)在第一衬底及第二衬底的第一主面刻蚀出第一沟槽及第二沟槽，沟槽呈倒梯形；2)将第一衬底与第二衬底键合；3)减薄第一衬底，并保留一支撑层；4)氧化支撑层，腐蚀去除氧化层，以显露沟槽，所述沟槽呈纺锤...

本发明提供一种超结器件及制作方法，包括：1)提供第一衬底并形成氧化层；2)将第一衬底与第二衬底键合，减薄第二衬底；3)基于光掩模，通过光刻

本发明提供了一种复合栅IGBT器件结构及其制备方法，复合栅IGBT器件结构包括：第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；第二导电类型的体区，形成于半导体衬底的上表面一侧；第一导电类型的阱区，形成于体区中；复合栅结构，位...

本发明提供一种P型MOSFET器件及其制备方法。方法包括步骤：提供半导体基底，内定义有若干有源区以及浅沟槽隔离结构，有源区表面形成有垫氧化层；对有源区进行N型深阱离子注入；去除垫氧化层；形成牺牲氧化层；对有源区依次进行隔离元素注入、氪元...

本发明提供一种超声键合打线机、半导体器件封装方法及结构。封装方法包括步骤：将第一芯片和第二芯片上下平行间隔放置，且使第一芯片的第一焊点和第二芯片的第二焊点上下对应；将预设长度的金属引线置于超声键合打线机的两个端头的引线通道内，并垂直置于...

本发明提供一种FD

本发明提供一种FD

本发明提供一种FD

本发明提供一种FD

本发明提供一种半导体器件结构，半导体器件结构包括：第一导电类型的半导体衬底；第一导电类型的外延结构，外延结构包括至少两层外延单元层，且至少两层具有不同的掺杂浓度；沟槽结构以及形成于沟槽结构中的第二导电类型的柱结构。本发明在制备外延结构的...

本发明提供一种半导体器件结构的制备方法，制备方法包括：提供第一导电类型的半导体衬底；形成第一导电类型的外延结构，包括至少两层外延单元层，且至少两层具有不同的掺杂浓度；形成沟槽结构；形成第二导电类型的柱结构。本发明在制备外延结构的过程中，...

本发明提供一种半导体器件结构，包括：第一导电类型的第一基底，与第一基底相键合的第一导电类型的第二基底，第二导电类型的第一柱结构及第二柱结构，形成于第一基底中，第二柱结构与第一柱结构构成联合柱结构。本发明在第一沟槽及第一柱结构的制备的同时...

本实用新型提供一种超结功率器件，包括：第一导电类型的半导体衬底；第一导电类型的外延层；第二导电类型的柱结构，位于外延层内；体接触区，位于柱结构的顶部；栅极结构，位于外延层的部分上表面；源区，位于体接触区内；正面金属电极，位于体接触区、源...

本实用新型提供了一种超结器件结构，包括：第一导电类型的半导体衬底；第一导电类型的外延层，形成于半导体衬底上；第二导电类型的多个柱结构，形成于外延层中，且沿外延层的厚度方向延伸；多个柱结构在外延层中沿平行于半导体衬底表面的方向排列；多个第...

本实用新型提供了一种超结器件终端结构，包括：第一导电类型的半导体衬底；第一导电类型的外延层，位于半导体衬底上；第二导电类型的多个柱结构，位于外延层中，且沿外延层的厚度方向延伸；多个柱结构在外延层中沿平行于半导体衬底表面的方向排列为有间隔...

本实用新型提供一种超结器件结构，包括：第一导电类型衬底；第一导电类型外延层，位于第一导电类型衬底的表面；多个第二导电类型柱，间隔分布于第一导电类型外延层内，以间隔出第一导电类型柱而形成超结结构；多个第二导电类型阱区，位于第一导电类型外延...

本发明提供一种SiC MOSFET功率器件及其制备方法。该器件包括：衬底；外延层，位于衬底的表面；沟槽，位于外延层内，沟槽的上部开口大于其下部开口；栅介质层，位于沟槽的侧壁及底部表面；栅极导电层，位于栅介质层表面且填满沟槽；阱区，位于外...