FD-SOI衬底结构及器件结构制造技术

本发明专利技术提供一种FD

【技术实现步骤摘要】
FD-SOI衬底结构及器件结构


[0001]本专利技术属于半导体设计及制造领域，特别是涉及一种FD-SOI衬底结构及器件结构。

技术介绍

[0002]体硅CMOS技术走到22nm之后，特征尺寸已很难继续微缩，急需革新技术来维持进一步发展。在候选技术之中，FDSOI(Fully Depleted SOI，全耗尽SOI)技术极具竞争力。对于FDSOI晶体管，硅薄膜自然地限定了源漏结深，同时也限定了源漏结耗尽区，从而可改善DIBL(Drain Induced Barrier Lowering，漏致势垒降低)等短沟道效应，改善器件的亚阈特性，降低电路的静态功耗。此外，FDSOI晶体管无需沟道掺杂，可以避免RDF(Random Dopants Fluctuation，随机掺杂涨落)等效应，从而保持稳定的阈值电压，同时还可以避免因掺杂而引起的迁移率退化。
[0003]不同于FinFET工艺采用的3D晶体管结构，FD-SOI为平面工艺，可以有效降低工艺难度；与传统的体硅硅技术相较，FD-SOI能提供更好的晶体管静电特性，而埋入氧化层能降低源极(source)与漏极(drain)之间的寄生电容；此外该技术能有效限制源极与漏极之间的电子流动，大幅降低影响组件性能的泄漏电流。除了通过栅极，FD-SOI也能藉由极化组件底层基板来控制晶体管行为，类似于体硅技术，也可实现的基体偏压。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种FD-SOI衬底结构及器件结构及制备方法，用于解决现有技术中FD-SOI器件结构载流子迁移率较低的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种FD-SOI衬底结构的制备方法，所述制备方法包括：1)提供FD-SOI衬底，所述FD-SOI衬底包括硅基底、埋氧化层及顶硅层；2)于所述顶硅层上外延生长锗硅层；3)氧化所述锗硅层，将所述锗硅层中的锗推进所述顶硅层，以形成顶锗硅层；4)去除氧化反应生成的二氧化硅层，以显露所述顶锗硅层；5)于所述顶锗硅层上外延生长氮氧化锗层(GeON层)。
[0006]可选地，步骤1)所述顶硅层的厚度范围介于50埃米～200埃米之间，所述埋氧化层为二氧化硅层，其厚度范围介于100埃米～300埃米之间。
[0007]可选地，步骤2)所述外延生长锗硅层包括：去除所述顶硅层表面的氧化物；原位生长锗硅层，所述锗硅层中的锗浓度介于20％～40％之间，所述锗硅层的厚度范围介于50埃米～400埃米。
[0008]可选地，步骤3)的氧化条件为在800℃～1100℃的氧气气氛中反应，所形成的顶锗硅层的厚度范围介于60埃米～100埃米之间。
[0009]可选地，步骤4)去除所述二氧化硅层的方法包括采用HF酸溶液或气体对所述二氧化硅层进行腐蚀。
[0010]可选地，步骤5)外延生长氮氧化硅层包括：在550℃～650℃下，在O2气氛下，于所
述顶锗硅层表面反应生成GeO2层，然后在550℃-650℃下，在NH3氛围下反应生成氮氧化硅层。。
[0011]本专利技术还提供一种FD-SOI器件结构的制备方法，包括步骤：1)采用如上所述的FD-SOI衬底结构的制备方法制备FD-SOI衬底结构；2)于所述氮氧化硅层上依次沉积栅氧层、高k介质层、氮化钛层及栅极层；3)刻蚀所述栅极层、氮化钛层、高k介质层及栅氧层，以形成栅极结构，于所述栅极结构两侧形成侧墙结构；4)于所述栅极结构两侧外延生长锗硅凸层。
[0012]可选地，步骤2)沉积栅氧层方法包括原位水汽生成法，所述栅氧层的厚度介于6埃米～15埃米之间；所述高k介质层包括HfO2及HfLaO2中的一种，其厚度为15埃米～30埃米之间，所述氮化钛层的厚度范围介于15埃米～30埃米之间。
[0013]可选地，步骤3)包括：在所述栅极层上形成硬掩膜层和光刻胶层，并定义出栅极区，利用等离子刻蚀形成栅极结构，所述栅极层的材料包括非晶硅，厚度范围介于500埃米～600埃米之间，所述硬掩层的材料为氧化硅与氮化硅组合，总厚度范围介于350埃米～500埃米。
[0014]可选地，步骤4)外延生长锗硅凸层包括：去除所述栅极结构两侧的硅层表面的氧化物；原位生长锗硅凸层，所述锗硅凸层的锗浓度范围介于20％～50％之间且含硼浓度介于1
×
10
19
～10
21
/cm3之间，所述锗硅凸层的厚度范围介于200埃米～400埃米。
[0015]本专利技术还提供一种FD-SOI衬底结构，所述FD-SOI衬底结构包括依次层叠的硅基底、埋氧化层、顶锗硅层及氮氧化锗层。
[0016]可选地，所述的顶锗硅层的厚度范围介于60埃米～100埃米之间，所述氮氧化锗层的厚度介于5埃米～20埃米之间。
[0017]可选地，所述埋氧化层为二氧化硅层，其厚度范围介于100埃米～300埃米之间。
[0018]本专利技术还提供一种FD-SOI器件结构，所述FD-SOI器件结构包括：如上所述的FD-SOI衬底结构；栅极结构，位于所述氮氧化锗层上，包括依次堆叠的栅氧层、高k介质层、氮化钛层及栅极层，所述栅极结构两侧具有侧墙结构；锗硅凸层，形成于所述栅极结构两侧。
[0019]可选地，所述栅氧层的厚度介于6埃米～15埃米之间；所述高k介质层包括HfO2及HfLaO2中的一种，其厚度为15埃米～30埃米之间，所述氮化钛层的厚度范围介于15埃米～30埃米之间，所述栅极层的材料包括非晶硅，厚度范围介于500埃米～600埃米之间。
[0020]可选地，所述锗硅凸层的锗浓度范围介于20％～50％之间且含硼浓度介于1
×
10
19
～10
21
/cm3之间，所述锗硅凸层的厚度范围介于200埃米～400埃米。
[0021]如上所述，本专利技术的FD-SOI衬底结构及器件结构，具有以下有益效果：
[0022]本专利技术的FD-SOI衬底结构采用顶锗硅层及氮氧化锗层的堆栈结构，所述顶锗硅层可以用作后续器件，如MOS器件的沟道，该沟道不需要进行掺杂，一方面，所述顶锗硅层厚度较薄，限制了限制源极与漏极之间的电子流动，可以大幅降低源漏极之间的泄漏电流，另一方面，锗硅体系中，锗原子比硅原子大，产生的压应力会使价带能带分裂，降低空穴有效质量，从而大幅提高空穴迁移率，进而提高器件性能。
[0023]本专利技术的顶锗硅层上覆盖氮氧化锗层，作为钝化层，可以有效防止锗硅沟道表面形成溶于水的GeO2或易挥发的GeO，大大提高器件的稳定性。
附图说明
[0024]图1～图5显示为本专利技术实施例中的FD-SOI衬底结构的制备方法各步骤所呈现的结构示意图。
[0025]图6～图8显示为本专利技术实施例中的FD-SOI器件结构的制备方法各步骤所呈现的结构示意图。
[0026]元件标号说明
[0027]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅基底
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FD-SOI衬底结构，其特征在于，所述FD-SOI衬底结构包括依次层叠的硅基底、埋氧化层、顶锗硅层及氮氧化锗层。2.根据权利要求1所述的FD-SOI衬底结构，其特征在于：所述的顶锗硅层的厚度范围介于60埃米～100埃米之间。3.根据权利要求1所述的FD-SOI衬底结构，其特征在于：所述氮氧化锗层的厚度介于5埃米～20埃米之间。4.根据权利要求1所述的FD-SOI衬底结构，其特征在于：所述埋氧化层为二氧化硅层，其厚度范围介于100埃米～300埃米之间。5.一种FD-SOI器件结构，其特征在于，所述FD-SOI器件结构包括：如权利要求1～4任意一项所述的FD-SOI衬底结构；栅极结构，位于所述氮氧化锗层上，包括依次堆叠的栅氧层、高k介质层、氮化钛层及栅极层，所述栅极结构两侧具有侧墙结构；锗硅凸层，形成于所述栅极结构两侧。6.根据权利要求5所述...

【专利技术属性】
技术研发人员：徐大朋，薛忠营，罗杰馨，柴展，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：