SiC MOSFET功率器件及其制备方法技术

本发明专利技术提供一种SiC MOSFET功率器件及其制备方法。该器件包括：衬底；外延层，位于衬底的表面；沟槽，位于外延层内，沟槽的上部开口大于其下部开口；栅介质层，位于沟槽的侧壁及底部表面；栅极导电层，位于栅介质层表面且填满沟槽；阱区，位于外延层内，且位于沟槽的外围；源区，位于阱区内；体接触区，位于阱区内；SBD二极管区，位于外延层内；正面金属层及漏极金属层。本发明专利技术对传统的SiC MOSFET功率器件结构进行了优化，有助于降低器件导通电阻和导通功耗，还可使器件具有较小的输入电容，提升器件开关速度，降低开关功耗，提高器件的反向导通能力，降低功率模块的整体尺寸与经济成本。本发明专利技术的结构和方法简单，具有广泛的应用前景。

【技术实现步骤摘要】
SiCMOSFET功率器件及其制备方法
本专利技术涉及半导体器件制造领域，特别是涉及一种SiCMOSFET功率器件及其制备方法。
技术介绍
为了应对日益严重的全球能源危机以及环境污染问题，发展节能环保型及小型化电源系统势在必行，而被誉为电力电子装置的“中央处理器”-功率开关器件是制约电源系统小型化发展的主要因素。碳化硅(SiliconCarbide,简称SiC)作为一种宽禁带半导体材料，属于第三代半导体材料体系，相较于硅材料，其具有更大的禁带宽度、更高的临界击穿电场强度、更快的电子饱和漂移速度以及更高的热导率等优异性能，因而非常适合制备高功率、高频、高温以及抗辐射电子器件。SiC功率器件由于具备能源转换效率高、能量损耗低等性能优势，被誉为推动新能源革命的“绿色能源器件”。SiCMOSFET功率器件作为新一代功率器件而备受瞩目，其研究与产业化进程发展迅速。然而，与国外相比，国内的SiCMOSFET功率器件研究仍处于初级阶段，现阶段的使用产品仍主要依赖进口，迫切需要加快SiCMOSFET功率器件的研发进程与产业布局。现有的SiCMOSFET功率器件存在的主要问题有反向导通特性差，比如所需的反向导通压降大、反向恢复时间长等，因此，现阶段在组建SiCMOSFET功率开关模块中，在SiCMOSFET功率器件外围需要额外匹配一支SiCSBD(SchottkyBarrierDiode，缩写成SBD，即肖特基二极管)，以提高SiCMOSFET的反向导通能力，但这会增加功率模块的整体尺寸与经济成本。此外，现有的SiCMOSFET功率器件还面临着可靠性问题，当器件处于阻断状态时，会在栅介质层内引入过高的电场强度，导致因栅介质层击穿而引发器件失效。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种SiCMOSFET功率器件及其制备方法，用于解决现有的SiCMOSFET功率器件存在的反向导通特性差，比如所需的反向导通压降大、反向恢复时间长等，而引入外部器件会导致功率模块的整体尺寸和经济成本增加，以及在器件处于阻断状态时，会在栅介质层内引入过高的电场强度，导致因栅介质层击穿而引发器件失效等问题。为实现上述目的及其他相关目的，本专利技术提供一种SiCMOSFET功率器件，包括：第一导电类型的衬底；第一导电类型的外延层，位于所述衬底的表面，所述外延层和所述衬底的材料均包括SiC；沟槽，位于所述外延层内，所述沟槽的上部开口大于其下部开口；栅介质层，位于所述沟槽的侧壁及底部表面；栅极导电层，位于所述栅介质层表面且填满所述沟槽；第二导电类型的阱区，位于所述外延层内，且位于所述沟槽的外围，第二导电类型不同于第一导电类型；第一导电类型的源区，位于所述阱区内；第二导电类型的体接触区，位于所述阱区内，且位于所述源区远离所述沟槽的一侧；SBD二极管区，位于所述外延层内，且位于所述阱区远离所述沟槽的一侧；正面金属层，位于所述沟槽、所述源区、所述体接触区及所述SBD二极管区的表面；漏极金属层，位于所述衬底远离所述外延层的表面。可选地，所述衬底和所述外延层的材料均为4H-SiC，且所述沟槽的侧壁的晶面为(0338)。可选地，所述衬底的晶向为偏向<11-20>方向3.5°～4.5°倾角。可选地，所述衬底与外延层之间具有第一导电类型的缓冲层，所述缓冲层的厚度为0.5～1μm。可选地，所述沟槽的垂直深度为1.2～1.6μm，底部宽度为0.8～1.4μm。可选地，所述SBD二极管区的宽度为0.4～0.8μm。可选地，所述第一导电类型为N型且第二导电类型为P型。在另一可选方案中，所述第一导电类型为P型且第二导电类型为N型。可选地，所述SiCMOSFET功率器件还包括第二导电类型的电场屏蔽区，位于所述外延层内且位于所述沟槽的下表面，所述电场屏蔽区的宽度小于所述沟槽的底部宽度。可选地，所述电场屏蔽区的深度为0.2～0.5μm，宽度为0.4～1.0μm。可选地，所述电场屏蔽区包括铝离子掺杂区。本专利技术还提供一种SiCMOSFET功率器件的制备方法，包括步骤：提供第一导电类型的衬底，于所述衬底表面形成第一导电类型的外延层，所述外延层和所述衬底的材料均包括SiC；于所述外延层中形成沟槽，所述沟槽的上部开口大于下部开口；形成第二导电类型的阱区、第一导电类型的源区、第二导电类型的体接触区及SBD二极管区；所述阱区位于所述外延层内，且位于所述沟槽的外围；所述源区位于所述阱区内；所述体接触区位于所述阱区内，且位于所述源区远离所述沟槽的一侧；所述SBD二极管区位于所述外延层内，且位于所述阱区远离所述沟槽的一侧，第二导电类型不同于第一导电类型；形成栅介质层和栅极导电层，所述栅介质层位于所述沟槽的侧壁及底部表面，所述栅极导电层位于所述栅介质层表面且填满所述沟槽；形成正面金属层和漏极金属层，所述正面金属层位于所述沟槽、所述源区、所述体接触区及所述SBD二极管区的表面，所述漏极金属层位于所述衬底远离所述外延层的表面。可选地，形成所述沟槽的步骤包括：于所述外延层的表面形成掩膜氧化物层；于所述掩膜氧化物层表面涂覆光刻胶层，经曝光、显影及坚膜工艺形成掩模图形，所述掩膜图形定义出所述沟槽；于形成有所述掩膜图形的所述光刻胶层上形成掩膜金属层；去除所述光刻胶层，以得到所需的金属掩膜图形；依所述掩膜氧化物层和所述掩膜金属层对所述外延层进行等离子体刻蚀以形成所述沟槽，刻蚀气体为SF6和O2的混合气体，SF6和O2流量比为5:1～3:1，刻蚀气体总流量为5～20sccm；去除所述掩膜氧化物层和所述掩膜金属层。可选地，所述掩膜氧化物层包括Al2O3薄膜，厚度为10～50nm，形成所述掩膜氧化物层的方法包括原子层沉积法。可选地，所述金属掩膜层包括镍层、钛层和铝层的一种或多种，所述金属掩膜层的厚度为50～100nm。可选地，去除所述光刻胶层以得到所需的金属掩膜图形的过程中采用剥离液去除所述光刻胶层。可选地，形成所述栅介质层的步骤包括：采用原子层沉积法于所述沟槽的侧壁和底部表面形成二氧化硅层，所述二氧化硅层的厚度为50～80nm，形成所述二氧化硅层的过程中，硅源为四(二甲氨基)硅烷，氧源为氧气，生长温度为350～450℃，等离子体功率为200～300W；在N2O或N2和O2的混合气体氛围中对所述栅介质层进行退火处理，退火温度为1000～1250℃，退火时间为30～60min。可选地，所述正面金属层包括源极金属层和栅极金属电极，所述源极金属层包括源极欧姆接触层和源极金属电极，所述源极欧姆接触层位于所述SBD二极管区、所述源区及所述体接触区的表面，所述源极金属电极位于所述源极欧姆接触层的表面；所述栅极金属电极位于所述栅极导电层的上表面；所述漏极金属层包括漏极欧姆接触层和漏极金属电极，所述漏极欧姆接触层位于所述衬底远离所述外延层的表面，所述漏极金属电极位于所述漏极欧姆接触层的表面，形成所述正面金属层和所述漏极金属层的步骤包括：采用电子束蒸发法或磁控溅射法形成所述源极欧姆接触层和所述漏极欧姆接触层，所述源极欧姆接触层和所述漏极欧姆接触层均包括叠置的镍层和金层，所述金层位于所述镍层远离所述衬底的一侧，其中，所述镍层的厚度为100～150nm，所述金层的厚度为200～300nm；于惰性气体氛围中对本文档来自技高网...

【技术保护点】
1.一种SiC MOSFET功率器件，其特征在于，包括：第一导电类型的衬底；第一导电类型的外延层，位于所述衬底的表面，所述外延层和所述衬底的材料均包括SiC；沟槽，位于所述外延层内，所述沟槽的上部开口大于其下部开口；栅介质层，位于所述沟槽的侧壁及底部表面；栅极导电层，位于所述栅介质层表面且填满所述沟槽；第二导电类型的阱区，位于所述外延层内，且位于所述沟槽的外围，第二导电类型不同于第一导电类型；第一导电类型的源区，位于所述阱区内；第二导电类型的体接触区，位于所述阱区内，且位于所述源区远离所述沟槽的一侧；SBD二极管区，位于所述外延层内，且位于所述阱区远离所述沟槽的一侧；正面金属层，位于所述沟槽、所述源区、所述体接触区及所述SBD二极管区的表面；漏极金属层，位于所述衬底远离所述外延层的表面。

【技术特征摘要】
1.一种SiCMOSFET功率器件，其特征在于，包括：第一导电类型的衬底；第一导电类型的外延层，位于所述衬底的表面，所述外延层和所述衬底的材料均包括SiC；沟槽，位于所述外延层内，所述沟槽的上部开口大于其下部开口；栅介质层，位于所述沟槽的侧壁及底部表面；栅极导电层，位于所述栅介质层表面且填满所述沟槽；第二导电类型的阱区，位于所述外延层内，且位于所述沟槽的外围，第二导电类型不同于第一导电类型；第一导电类型的源区，位于所述阱区内；第二导电类型的体接触区，位于所述阱区内，且位于所述源区远离所述沟槽的一侧；SBD二极管区，位于所述外延层内，且位于所述阱区远离所述沟槽的一侧；正面金属层，位于所述沟槽、所述源区、所述体接触区及所述SBD二极管区的表面；漏极金属层，位于所述衬底远离所述外延层的表面。2.根据权利要求1所述的SiCMOSFET功率器件，其特征在于：所述衬底和所述外延层的材料均为4H-SiC，且所述沟槽的侧壁的晶面为(0338)，所述衬底的晶向为偏向<11-20>方向3.5°～4.5°倾角。3.根据权利要求1所述的SiCMOSFET功率器件，其特征在于：所述衬底与外延层之间具有第一导电类型的缓冲层，所述缓冲层的厚度为0.5～1μm。4.根据权利要求1所述的SiCMOSFET功率器件，其特征在于：所述沟槽的垂直深度为1.2～1.6μm，底部宽度为0.8～1.4μm；所述SBD二极管区的宽度为0.4～0.8μm。5.根据权利要求1所述的SiCMOSFET功率器件，其特征在于：所述第一导电类型为N型且第二导电类型为P型，或所述第一导电类型为P型且第二导电类型为N型。6.根据权利要求1至5任一项所述的SiCMOSFET功率器件，其特征在于：所述SiCMOSFET功率器件还包括第二导电类型的电场屏蔽区，位于所述外延层内且位于所述沟槽的下表面，所述电场屏蔽区包括铝离子掺杂区且所述电场屏蔽区的宽度小于所述沟槽的底部宽度。7.根据权利要求6所述的SiCMOSFET功率器件，其特征在于：所述电场屏蔽区的深度为0.2～0.5μm，宽度为0.4～1.0μm。8.一种SiCMOSFET功率器件的制备方法，其特征在于，包括步骤：提供第一导电类型的衬底，于所述衬底表面形成第一导电类型的外延层，所述外延层和所述衬底的材料均包括SiC；于所述外延层中形成沟槽，所述沟槽的上部开口大于下部开口；形成第二导电类型的阱区、第一导电类型的源区、第二导电类型的体接触区及SBD二极管区；所述阱区位于所述外延层内，且位于所述沟槽的外围；所述源区位于所述阱区内；所述体接触区位于所述阱区内，且位于所述源区远离所述沟槽的一侧；所述SBD二极管区位于所述外延层内，且位于所述阱区远离所述沟槽的一侧，第二导电类型不同于第一导电类型；形成栅介质层和栅极导电层，所述栅介质层位于所述沟槽的侧壁及底部表面，所述栅极导电层位于所述栅介质层表面且填满所述沟槽；形成正面金属层和漏极金属层，所述正面金属层位于所述沟槽、所述源区、所述体接触区及所述SBD二极管区的表面，所述漏极金属层位于所述衬底远离所述外延层的表面。9.根据权利要求8所述的制备方法，其特征在于，形成所述沟槽的步骤包括：于所述外延层的表面形成掩膜氧化物层；于所述掩膜氧化物层表面涂覆光刻胶层，经曝光、显影及坚膜工艺形成掩模图形，所述掩膜图形定义出所述沟槽；于形成有所述掩膜图形的所述光刻...

【专利技术属性】
技术研发人员：王中健，肖兵，黄肖艳，徐大朋，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：上海,31