P型MOSFET器件及其制备方法技术

本发明专利技术提供一种P型MOSFET器件及其制备方法。方法包括步骤：提供半导体基底，内定义有若干有源区以及浅沟槽隔离结构，有源区表面形成有垫氧化层；对有源区进行N型深阱离子注入；去除垫氧化层；形成牺牲氧化层；对有源区依次进行隔离元素注入、氪元素注入和阈值电压调节元素注入以依次形成隔离元素注入层、氪元素注入层和阈值电压调节元素注入层；进行高温退火，以修复损伤并激活杂质；去除牺牲氧化层；形成栅极介质、栅极和源漏电极。本发明专利技术通过先去除已经受损的垫氧化层再重新生成牺牲氧化层，然后在N型阱区注入阈值电压调节元素之前增加一步非晶化氪离子注入，可以显著提高阈值电压调节元素离子注入的均匀性，从而可以减少阈值电压局部波动，提高产品良率。提高产品良率。提高产品良率。

【技术实现步骤摘要】
P型MOSFET器件及其制备方法


[0001]本专利技术涉及功率器件
，特别是涉及一种P型MOSFET(金属氧化物半导体场效晶体管)器件及其制备方法。

技术介绍

[0002]离子注入技术是近30年来在国际上蓬勃发展和广泛应用的一种材料表面改性技术。其基本原理是利用一定能量的离子束入射到材料中去，离子束与材料中的原子或分子发生一系列的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。由于其独特而突出的优点，离子注入工艺已经成为大部分半导体器件在制备过程中会使用到的工艺。
[0003]但由于离子注入采用高能注入，使得当前28nm及以上制程的功率器件工艺的深阱注入层(Deep Nwell layer，DNW)经过高能离子注入后，垫层氧化层的致密性遭到破坏，会影响后续的N/P阱区离子注入的均匀性，导致制备出的器件存在阈值电压波动，导致器件性能下降。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种P型MOSFET器件及其制备方法，用于解决现有技术中28nm及以上制程的功率器件工艺的深阱注入层经过高能离子注入后，垫层氧化层的致密性遭到破坏，会影响后续的N/P阱区离子注入的均匀性，导致制备出的器件存在阈值电压波动，器件性能下降等问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种P型MOSFET器件的制备方法，包括步骤：
[0006]提供半导体基底，所述半导体基底内定义有若干有源区以及将各有源区相互间隔的若干浅沟槽隔离结构，所述有源区表面形成有垫氧化层；
[0007]在所述垫氧化层的保护下对所述有源区进行N型深阱离子注入；
[0008]去除所述垫氧化层；
[0009]于所述有源区表面形成牺牲氧化层；
[0010]在所述牺牲氧化层的保护下对所述有源区依次进行隔离元素注入、氪元素注入和阈值电压调节元素注入以依次形成隔离元素注入层、氪元素注入层和阈值电压调节元素注入层，所述氪元素用于在半导体基底内形成非晶化层，以提高后续的阈值电压调节元素的注入均匀性；
[0011]进行高温退火，以修复损伤并激活杂质；
[0012]去除所述牺牲氧化层；
[0013]形成栅极介质、栅极和源漏电极。
[0014]可选地，所述隔离元素包括磷，所述阈值电压调节元素包括砷。
[0015]更可选地，磷元素的注入能量为50KeV～400KeV，注入剂量为1*10
12
/cm
‑2～1*10
15
/
cm
‑2。
[0016]可选地，氪元素的注入能量为5KeV～50KeV，注入剂量为1*10
13
/cm
‑2～1*10
16
/cm
‑2。
[0017]可选地，形成所述牺牲氧化层的方法为湿法氧化工艺，湿法氧化工艺的温度为900℃～1200℃，形成的牺牲氧化层的厚度为20埃～80埃。
[0018]可选地，去除所述垫氧化层和牺牲氧化层的方法包括湿法刻蚀和/或干法刻蚀。
[0019]可选地，高温退火工艺的温度为1050℃～1250℃。
[0020]可选地，去除所述垫氧化层后，所述浅沟槽隔离结构的上表面高于所述有源区的上表面，且高度差大于等于60埃。
[0021]可选地，形成源漏电极后再形成与源漏电极连接的互连结构。
[0022]本专利技术还提供一种P型MOSFET器件，所述P型MOSFET器件基于上述任一方案中所述的方法制备而成。
[0023]如上所述，本专利技术的P型MOSFET器件，具有以下有益效果：本专利技术提供的P型MOSFET器件的制备方法，先去除已经受损的垫氧化层再重新生成牺牲氧化层，然后在N型阱区注入阈值电压(V
T
)调节元素之前增加一步非晶化氪离子注入，可以显著提高V
T
调节元素离子注入的均匀性，从而可以减少阈值电压局部波动，提高产品良率。
附图说明
[0024]图1显示为采用现有技术制备的P型MOSFET器件在非晶硅
‑
晶硅界面处的透射电子显微镜图。
[0025]图2
‑
12显示为本专利技术提供的P型MOSFET器件的制备方法制备P型MOSFET器件的各步骤中所呈现出的例示性截面结构示意图。
[0026]图13显示为采用本专利技术的制备方法制备的P型MOSFET器件在非晶硅
‑
晶硅界面处的透射电子显微镜图。
[0027]元件标号说明
[0028]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
[0029]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离结构
[0030]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
垫氧化层
[0031]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
牺牲氧化层
[0032]15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
隔离元素注入层
[0033]16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氪元素注入层
[0034]17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阈值电压调节元素注入层
[0035]18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阈值电压调节层
具体实施方式
[0036]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。如在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发
明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0037]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
[0038]在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0039]需要说明的是,本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P型MOSFET器件的制备方法，其特征在于，包括步骤：提供半导体基底，所述半导体基底内定义有若干有源区以及将各有源区相互间隔的若干浅沟槽隔离结构，所述有源区表面形成有垫氧化层；在所述垫氧化层的保护下对所述有源区进行N型深阱离子注入；去除所述垫氧化层；于所述有源区表面形成牺牲氧化层；在所述牺牲氧化层的保护下对所述有源区依次进行隔离元素注入、氪元素注入和阈值电压调节元素注入以依次形成隔离元素注入层、氪元素注入层和阈值电压调节元素注入层，所述氪元素用于在半导体基底内形成非晶化层，以提高后续的阈值电压调节元素的注入均匀性；进行高温退火，以修复损伤并激活杂质；去除所述牺牲氧化层；形成栅极介质、栅极和源漏电极。2.根据权利要求1所述的P型MOSFET器件的制备方法，其特征在于，所述隔离元素包括磷，所述阈值电压调节元素包括砷。3.根据权利要求2所述的P型MOSFET器件的制备方法，其特征在于，磷元素的注入能量为50KeV～400KeV，注入剂量为1*10
12
/cm
‑2～1*10
15
/cm
‑2。4.根据权利要求1所述的P型MOSFET器件的制备方法，其特征在...

【专利技术属性】
技术研发人员：徐大朋，罗杰馨，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：