一种半导体器件包括具有一元件区及源极和漏极区的半导体基片，在所述半导体基片的元件区形成的含氮栅介质膜，在栅介质膜上形成的栅极，邻近栅极形成的以便确定其侧壁的第一介质膜，形成的以便于覆盖栅极和第一介质膜的第二介质膜，第二介质膜是掺杂氮的，...

提供一种制造半导体器件的方法，其步骤为：在第一导电类型半导体衬底的所有将形成高压和低压ＭＯＳ晶体管的区中形成第二导电类型第一阱区；形成使第一阱区彼此隔离的隔离层，形成第一导电类型的高压阱区和第一和第二导电类型的低压阱区，在高压和低压阱区...

一种具有钛膜的半导体器件的制造工艺包括以下步骤：通过化学汽相淀积法在衬底上形成钛膜，以及在钛膜形成步骤后，用含有卤素的气体除去形成钛膜的反应室内淀积的钛。

掺杂剂杂质被离子注入进分配给场效应晶体管的有源区（６０ａ／６０ｂ）中，其后，从掺杂区上的一个钛层（８６）中形成硅化钛层（８７－９２）；当掺杂剂杂质被离子注入进掺杂区中时，光刻胶离子注入掩模（７６／８１）防止没有分配给任何电路元件的一个宽...

一种半导体器件中的互连系统包括有一层ＴｉＯ↓［２］Ｎ膜，它与ＴｉＮ膜相比具有较低的电阻率和在较高温度下的较高热稳定性。Ｔｉ↓［２］Ｎ膜是通过对连续形成在绝缘膜上的一层ＴｉＮ膜和一层Ｔｉ膜进行快速热退火形成的。快速热处理是在７００至９００...

本发明是一种生成用于电子束图像刻绘的ＥＢ掩模的方法，包括：从存储在存储装置中的设计数据中抽取用于成型在ＥＢ掩模上的图形的步骤：利用包含在所抽取的单元内的设计数据计算在ＥＢ掩模中所需要的一个孔隙片段的一个孔隙面积的步骤；利用该孔隙面积的值...

一种具有ＳＯＩ结构的半导体集成电路器件，其减小了接线的芯片面积。它包括在绝缘基片上形成的半导体层。此半导体层有沿第一方向扩展的第一区和沿第一方向扩展的第二区，它们彼此相邻。第一导电型第一绝缘栅场效应晶体管是在半导体层第一区中形成。与第一...

一种半导体器件，其中存储单元固有的步骤数减少到尽可能的值，以实现单元尺寸的减少和抗软件误差的充满性。栅氧化物膜３０６和电容绝缘膜３１０是经一步并且是同一层氧化物膜形成步骤形成，栅电极３０５和电荷保持电极３０９是经一步并且是同一电极形成步...

一种半导体动态随机存取存储器器件含有开关晶体管（２２）、另一个开关晶体管（３４／３５）一个第一中间层绝缘结构（２５／２６）、一个位线（２７）、一个信号线路层（３８）、一个第二中间绝缘层（２８／２９）、和一个存储电容器（２３）；寄生电容是...

所提供的半导体存储器件，每个存储电容器具有被下部及上部电极所夹的电介质。下部电极由制作图形的共用导电层制成，电介质由形成在共用导电层上被加工图形的共用铁电层制成，且铁电层与共用导电层重合。上部电极规则设置在共用铁电层上且位于矩阵阵列的行...

一空隙聚集区设于砷化镓场效应晶体管芯片上避开芯片生热区的位置上。在相应芯片生热区的基片底表面上施加压力，会除去在生热区之下的空隙，所述空隙聚集区捕获此空隙，因此抑制了由于空隙的存在所致的芯片局部温升。

将接触对准标记（１８Ａ）设在夹层绝缘膜（１７）中，而将布线对准标记（１９Ａ）形成在栅对准标记（１５Ａ）之上，使布线对准标记（１９Ａ）的尺寸略大于栅对准标记（１５Ａ）。与此同时，所有在下边的其它对准标记均被屏蔽膜（１９Ｓ）屏蔽住。所有在下...

在硅基片（４１）中形成一沟槽隔离（４９／５３）用于确定分给电路元件的有源区，其有一低于相邻有源区上生长的栅氧化层（５４）的上表面；在形成沟槽隔离时，从限定沟槽（４７）的硅基片的边缘除去氧化硅（４２）；然后硅基片的表面被氧化致使氧化硅（４...

一在ＳＯＩ衬底上形成的ＣＭＯＳ ＳＲＡＭ单元，包含一触发器，其具有第一和第二ＮＭＯＳ晶体管和第一和第二ＰＭＯＳ晶体管，一传输门，以及一字线。

一种半导体器件装配构造，由下述部分构成：半导体器件（１０）；位于半导体器件（１０）的下侧的连接基板（３０）；引线（２０），其一端连接到半导体器件（１０）的外部连接端子上，其另一端则被向回弯曲并连接到形成于连接基板（３０）上边的布线上。连...

一个具有一个用于从携带图像的光产生电荷分组的光电二极管（３６），形成在光电二极管之下的垂直溢流漏极（３２／３３），通过转移栅极晶体管（５０）有选择地连接于光电二极管的电荷转移沟道区（３７），分别电容耦合于所述电荷转移沟道区的阻性栅电极（...

在静态半导体存储器件中，字解码器与多个字线相连，对地址信号进行解码，以选择多条字线中的一条。电阻负载型存储单元（１０）被连接到所述的被选字线上。电阻负载型存储单元包括两对负载电阻和ＭＯＳ晶体管，并且这两对器件连接成触发器。字线电压提升电...

一种半导体器件，在直接或经绝缘膜形成在半导体衬底上的低电阻导电层和形成在该导电层上的金属互连层之间具有低电阻区。此金属互连层部分地具有开口部分，在该开口部分，该层在平面上不连续，并且所形成的低电阻导电层在此开口部分具有所要求的平面图形。...

一种包括槽式元件隔离结构且适于高集成度的半导体器件及其制造方法，包括在半导体衬底预定区域中的槽式元件隔离区，构成槽内表面的半导体衬底的壁由第一绝缘膜覆盖，第二和第三绝缘膜填在该槽内，并依次接层的方式堆叠。

一种可将具有一个台阶的需要的图形转移到半导体衬底Ｓ上的曝光掩模，具有由光阻膜形成的区域和半透明膜形成的区域。穿过半透明膜的曝光光线和穿过完全透明部分的曝光光线之间的理想光程差以及理想的掩模尺寸由半导体衬底中的台阶和需要的图形尺寸决定，根...