【技术实现步骤摘要】
本专利技术涉及一种静态随机存取存储器(后面就简称为SRAM),更具体地说,是涉及作为半导体元件的存储单元的结构与布局。一般地说,用触发器作为数据存储装置的SRAM比用电容器作为数据存储装置的动态随机存取存储器的(此后称为DRAM)速度要快,而且不需要数据刷新。另一方面,构成SRAM一个存储单元的元件数目比构成DRAM一个存储单元的元件数目要多,因此SRAM一个存储单元的面积是DRAM一个存储单元面积的数倍。如图6所示,常规的基本CMOS(互补型金属氧化物半导体)SRAM单元电路包括两个PMOS晶体管301和302以及四个NMOS晶体管311,312,321和322。两个PMOS晶体管301和302的源极分别与电源(Vdd)线相连。两个NMOS晶体管311,312的源极分别与地(Gnd)线相连。PMOS晶体管301的漏极与NMOS晶体管311的漏极相连。PMOS晶体管301的栅极与NMOS晶体管311的栅极相连。类似地,PMOS晶体管302的漏极与NMOS晶体管312的漏极相连。PMOS晶体管302的栅极与NMOS晶体管312的栅极相连。从上面的布局显然可见,PMOS晶体管301与NMOS晶体管311构成了一个CMOS反相器。类似地,PMOS晶体管302与NMOS晶体管312构成了一个CMOS反相器。两个CMOS反相器的每一个的输入端都与它们的另一个输出端相连,以构成一个触发器。NMOS晶体管321和322中每一个的源极和漏极都与两个CMOS反相器中相应的一个的输出端相连,每个晶体管的另一个源极和漏极与两条位线D和DB中相应的一条相连。两个NMOS晶体 ...
【技术保护点】
一在SOI衬底上形成的CMOS SRAM单元,其包含有一触发器,该触发器具有第一和第二NMOS晶体管和第一和第二PMOS晶体管,一传输门,该传输门有第一和第二MOS晶体管,以及一字线部分,其特征在于, 所述字线部分沿一个预定方向延伸; 所述第一和第二NMOS晶体管和所述第一和第二PMOS晶体管的源和漏扩散层区沿预定方向布置,而所述晶体管的栅极则在其沟道区内沿垂直于预定方向的方向布置; 所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极电连接; 所述第二NMOS晶体管的栅极与所述第二PMOS晶体管的栅极电连接; 在沟道区的所述第一NMOS晶体管栅极与沟道区的所述第一PMOS晶体管栅极之间的区域、所述第一NMOS晶体管的漏扩散层区、所述第一PMOS晶体管的漏扩散层区以及所述第一MOS晶体管的漏和源扩散层区布置为彼此相邻并通过一个扩散层互连彼此电连接; 在沟道区的所述第二NMOS晶体管栅极与沟道区的所述第二PMOS晶体管栅极之间的区域、所述第二NMOS晶体管的漏扩散层区、所述第二PMOS晶体管的漏扩散层区以及所述第二MOS晶体管的漏和源扩散层区布 ...
【技术特征摘要】
JP 1997-2-3 020654/971.一在SOI衬底上形成的CMOS SRAM单元,其包含有一触发器,该触发器具有第一和第二NMOS晶体管和第一和第二PMOS晶体管,一传输门,该传输门有第一和第二MOS晶体管,以及一字线部分,其特征在于,所述字线部分沿一个预定方向延伸;所述第一和第二NMOS晶体管和所述第一和第二PMOS晶体管的源和漏扩散层区沿预定方向布置,而所述晶体管的栅极则在其沟道区内沿垂直于预定方向的方向布置;所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极电连接;所述第二NMOS晶体管的栅极与所述第二PMOS晶体管的栅极电连接;在沟道区的所述第一NMOS晶体管栅极与沟道区的所述第一PMOS晶体管栅极之间的区域、所述第一NMOS晶体管的漏扩散层区、所述第一PMOS晶体管的漏扩散层区以及所述第一MOS晶体管的漏和源扩散层区布置为彼此相邻并通过一个扩散层互连彼此电连接;在沟道区的所述第二NMOS晶体管栅极与沟道区的所述第二PMOS晶体管栅极之间的区域、所述第二NMOS晶体管的漏扩散层区、所述第二PMOS晶体管的漏扩散层区以及所述第二MOS晶体管的漏和源扩散层区布置为彼此相邻并通过一个扩散层互连彼此电连接。2.一种如权利要求1所述的单元,其特征在于所述字线部分是一条作为所述第一和第二MOS晶体管公共栅极的字线。3.一种如权利要求1所述的单元,其特征在于所述字线部分用于输入电性等价信号并由在CMOS S...
【专利技术属性】
技术研发人员:岩城宏明,熊谷浩一,
申请(专利权)人:日本电气株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。