本公开提供一种半导体结构的制备方法。该制备方法包括：提供一基底；依序形成一第一氮化物层、一第一牺牲层、一第二氮化物层、一第二牺牲层以及一第三氮化物层在该基底上；形成一第一开口以及一第二开口，其中该第一开口暴露在该基底中的一第一着陆垫，而...

本公开提供一种电压产生器及其电压产生方法

本公开提供一种电力提供电路及一种电力提供方法

本公开提供一种半导体结构。该半导体结构具有基底，在其中具有一第一着陆垫以及设置在该基底上的一第一电容器。该第一电容器具有一第一电极，设置在该第一着陆垫上且远离该第一着陆垫而垂直延伸；一第一介电层，至少部分围绕该第一电极，其中该第一电极比...

提供一种用于动态随机存取存储器的测试结构

本公开提供一种具有氟捕捉层的半导体元件结构的制备方法。该制备方法包括：在一半导体基板上方形成一第一介电层；在该第一介电层内形成一第一导电通孔结构；该制备方法也包括：形成位于该第一介电层上方且覆盖第一导电通孔结构的一第二介电层；在该第二介...

本公开提供一种具有氟捕捉层的半导体元件结构。该半导体元件结构包括设置于一半导体基板上方的一第一介电层及设置于该第一介电层上方的一第二介电层，该半导体元件结构也包括设置于该第二介电层上方的一氟捕捉层及设置于该氟捕捉层上方的一第三介电层，且...

本申请提供一种窗型球栅阵列(WBGA)封装的制备方法。该制备方法包括提供一载板，该载板具有一第一表面及与该载板该第一表面相对的一第二表面。该载板具有一通孔，在该载板该第一表面与该第二表面之间延伸。该制备方法还包括在该载板该第二表面上设置...

本公开提供一种半导体元件的制备方法，包括：形成一绝缘组件在一基底中，该绝缘组件界定一主动区；形成一第一隔离层在该基底上，该第一隔离层具有一位元线接触点；形成一第二隔离层在该第一隔离层上，该第二隔离层具有一位元线开口；形成一位元线结构在该...

本发明提供一种半导体结构的制备方法。该制备方法包括：在一基底上形成一介电层；在该介电层中形成一开口；形成与该开口共形的一第一衬垫；在该开口中形成一多孔层并被该第一衬垫包围；形成穿透该介电层的一导电通孔；以及在该介电层上形成一导电垫，其中...

本申请提供一种半导体元件的制备方法。该制备方法包括提供一基底，具有一下表面及与该下表面相对的一上表面。该制备方法还包括形成一开口，在该基底的该上表面与该下表面之间延伸。该制备方法还包括将一第一电子元件附着到该基底的该上表面。该第一电子元...

本发明提供一种半导体结构。在一导电垫与一金属层之间具有一多孔结构。该半导体结构包括：一基底，包括一互连结构；一介电层，设置于该基底上；一导电垫，设置于该介电层上；一钝化层，设置于该介电层上并部分暴露该导电垫；以及一多孔层，被该介电层包围...

本公开提供一种存储器元件，包括多个存储器胞的一阵列以及一周围电路，该周围电路设置在该等存储器胞周围。该等存储器胞的每一个包括一存取晶体管以及一存储电容器，该存取晶体管具有一沟槽栅极结构，该存储电容器耦接到该存取晶体管。该周围电路包括一第...

本申请公开一种半导体元件及其制备方法。该半导体元件包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构。该导电结构包括一底部...

本申请提供一种半导体元件。该半导体元件包括一基底、一第一电子元件、一第二电子元件、一键合线及一封装物。该基底具有一下表面及与该下表面相对的一上表面。该第一电子元件设置于该基底的该上表面上。该键合线将该第一电子元件与该基底电连接，并在该基...

本申请提供一种WBGA封装。该WBGA封装包括一载板，该载板具有一第一表面及与该第一表面相对的一第二表面。该载板具有一通孔，该通孔填充以一第一封装体，并在该载板该第一表面与该第二表面之间延伸。该WBGA封装还包括设置于该载板该第二表面上...

本公开提供一种半导体结构。该半导体结构具有一第一晶片，该第一晶片包括一第一基底、一第一介电层以及一第一导电垫，该第一介电层设置在该第一基底上，该第一导电垫被该第一介电层所围绕；一第二晶片，该第二晶片包括一第二介电层、一第二基底以及一第二...

本公开提供一种数据接收电路。该数据接收电路包括一数据输入电路、一闩锁电路以及一均衡器。该数据输入电路经配置以接收一输入信号。该闩锁电路连接到该数据输入电路，且经配置以输出一输出信号而响应该输入信号。该均衡器连接到该闩锁电路，且经配置以在...

一种半导体互连结构包括位于基板上方的下层间介电层；位于下层间介电层中的下金属连通柱；位于下层间介电层和下金属连通柱上方的第一水平介电层；上层间介电层，位于第一水平介电层上方且介电常数小于第一水平介电层的介电常数；上金属连通柱位于上层间介...

本申请公开一种半导体元件。该半导体元件包括一第一绝缘层，设置于一基底上；一底部插塞，设置于该第一绝缘层中；一底部介电层、一下中间介电层、上中间介电层及一顶部介电层，依序堆叠于该第一绝缘层上；及一导电结构。该导电结构包括一底部部分，设置于...