半导体互连结构制造技术

一种半导体互连结构包括位于基板上方的下层间介电层；位于下层间介电层中的下金属连通柱；位于下层间介电层和下金属连通柱上方的第一水平介电层；上层间介电层，位于第一水平介电层上方且介电常数小于第一水平介电层的介电常数；上金属连通柱位于上层间介电层和第一水平介电层中与下金属连通柱电连接；位于上金属连通柱周围且位于上层间介电层与上金属连通柱之间的扩散阻挡层；以及介电侧壁位于扩散阻挡层与上层间介电层之间

【技术实现步骤摘要】
半导体互连结构


[0001]本专利技术是关于半导体互连结构
。

技术介绍

[0002]集成电路装置
(
半导体芯片
)
可以包含数百万个晶体管和其他电路元件，这些晶体管和其他电路元件制造在单个硅晶体基板
(
晶圆
)
上
。
为了使集成电路装置发挥作用，通常会路由复杂的信号路径网络以连接分布在器件表面上的电路元件
。
随着电路元件的复杂性和数量的增加，这些信号在设备上的有效路由会变得更加困难
。
因此，多级或多层互连方案的形成，例如双镶嵌布线
(
互连
)
结构，由于它们在复杂集成电路上的大量晶体管和其他电路元件之间提供高速信号路由模式的功效，因此变得更受欢迎
。

技术实现思路

[0003]本专利技术提出一种创新的半导体互连结构，解决先前技术的问题
。
[0004]于本专利技术的一些实施例中，一种半导体互连结构包括设置在衬底上方的下层间介电层；下金属连通柱，设置在下层间介电层中；第一水平介电层，设置在下层间介电层和下金属连通柱上方；上层间介电层，设置于第一水平介电层上且介电常数小于第一水平介电层的介电常数；上金属连通柱，设置于上层间介电层与第一水平介电层中，并电性连接下金属连通柱；扩散阻挡层，设置在上金属连通柱周围，并设置在上层间介电层和上金属连通柱之间；及介电侧壁，设置于扩散阻挡层与上层间介电层之间
。
[0005]于本专利技术的一些实施例中，介电侧壁具有比上层间介电层更高的刚性
。
[0006]于本专利技术的一些实施例中，第一水平介电层具有比上层间介电层更高的刚性
。
[0007]于本专利技术的一些实施例中，介电侧壁的介电常数大于上层间介电层的介电常数
。
[0008]于本专利技术的一些实施例中，介电侧壁的热膨胀系数小于上层间介电层的热膨胀系数
。
[0009]于本专利技术的一些实施例中，第一水平介电层的热膨胀系数小于上层间介电层的热膨胀系数
。
[0010]于本专利技术的一些实施例中，上金属连通柱具有
T
形横截面
。
[0011]于本专利技术的一些实施例中，介电侧壁的热膨胀系数小于上金属连通柱的热膨胀系数
。
[0012]于本专利技术的一些实施例中，第一水平介电层的热膨胀系数小于上金属连通柱的热膨胀系数
。
[0013]于本专利技术的一些实施例中，介电侧壁是原子层沉积氧化物层
。
[0014]于本专利技术的一些实施例中，介电侧壁是原子层沉积氮化物层
。
[0015]于本专利技术的一些实施例中，一种半导体互连结构包括设置在衬底上方的下层间介电层；下金属连通柱，设置在下层间介电层中；第一水平介电层，设置在下层间介电层和下金属连通柱上方；上层间介电层，设置于第一水平介电层上且介电常数小于第一水平介电
层的介电常数；上金属连通柱，设置于上层间介电层与第一水平介电层中，并电性连接下金属连通柱；扩散阻挡层，设置在上金属连通柱周围，并设置在上层间介电层和上金属连通柱之间；介电侧壁，设置在扩散阻挡层与上层间介电层之间；第二水平介电层设置在上层间介电层之上
。
[0016]于本专利技术的一些实施例中，介电侧壁实质上垂直于第一水平介电层的顶面
。
[0017]于本专利技术的一些实施例中，介电侧壁连接第一水平介电层
。
[0018]于本专利技术的一些实施例中，介电侧壁与第二水平介电层间隔开
。
[0019]于本专利技术的一些实施例中，上金属连通柱具有
T
形横截面
。
[0020]于本专利技术的一些实施例中，下金属连通柱具有矩形横截面
。
[0021]于本专利技术的一些实施例中，介电侧壁连接于第一水平介电层与第二水平介电层之间
。
[0022]于本专利技术的一些实施例中，介电侧壁为原子层沉积氧化物层或原子层沉积氮化物层
。
[0023]于本专利技术的一些实施例中，扩散阻挡层包括以下的至少一种：钽
(Ta)、
氮化钽
(TaN)、
氮化钛
(TiN)、
钛钨
(TiW)、
钨
(W)、
氮化钨
(WN)、
钛
‑
氮化钛
(Ti
‑
TiN)、
氮化钛硅
(TiSiN)、
氮化硅钨
(WSiN)
及氮化钽硅
(TaSiN)。
[0024]综合以上，本案所揭露的半导体互连结构具有额外的刚性介电侧壁，其夹在其金属连通柱和低
k(
低介电常数
)
松散的层间介电层之间，以避免金属连通柱热膨胀引起的应力迁移
。
刚性介电侧壁可以使其顶端或底端连接到
(
上或下
)
水平介电层，以共同包覆和保护低
k
松散的层间介电层抵抗金属热膨胀引起的应力迁移
。
[0025]以下将以实施方式对上述的说明作详细的描述，并对本专利技术的技术方案提供更进一步的解释
。
附图说明
[0026]为让本专利技术之上述和其他目的
、
特征
、
优点与实施例能更明显易懂，所附附图的说明如下：
[0027]图1～图7为绘示依照本专利技术的一些实施例的半导体互连结构制造步骤的剖面图；以及
[0028]图8为绘示依照本专利技术的一些实施例的半导体互连结构的剖面图
。
具体实施方式
[0029]为了使本专利技术的叙述更加详尽与完备，可参照所附的附图及以下所述各种实施例，附图中相同的号码代表相同或相似的元件
。
另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本专利技术造成不必要的限制
。
[0030]参考图1，其图示了根据本揭露的一些实施例的第一半导体制造步骤的截面图
。
半导体互连结构
100
，作为后端生产线
(back end of line,BEOL)
的一部分，形成在半导体基板
102
和一个或多个集成电路装置
104
之上
。
在本揭露的一些实施例中，基板
102
可以是半导体基材，例如绝缘体上的半导体
(SOI)
基材，或者可以掺杂的
(
例如
p
型或
n
型掺杂
)
基材或未掺杂基材
。
基材可以是集成电路晶片，例如逻辑晶片
、
存储器晶片
、ASIC
晶片等
。
基板
102...

【技术保护点】

【技术特征摘要】
1.
一种半导体互连结构，其特征在于，包括：下层间介电层，位于基板上方；下金属连通柱，设置在该下层间介电层中；第一水平介电层，设置在该下层间介电层和该下金属连通柱上方；上层间介电层，设置于该第一水平介电层上，且该上层间介电层的介电常数小于该第一水平介电层的介电常数；上金属连通柱，设置于该上层间介电层与该第一水平介电层中，并电性连接该下金属连通柱；扩散阻挡层，设置在该上金属连通柱周围，并设置在该上层间介电层和该上金属连通柱之间；以及介电侧壁，设置在该扩散阻挡层和该上层间介电层之间
。2.
根据权利要求1所述的半导体互连结构，其中该介电侧壁具有比该上层间介电层更高的刚性
。3.
根据权利要求1所述的半导体互连结构，其中该第一水平介电层具有比该上层间介电层更高的刚性
。4.
根据权利要求1所述的半导体互连结构，其中该介电侧壁的介电常数大于该上层间介电层的介电常数
。5.
根据权利要求1所述的半导体互连结构，其中该介电侧壁的热膨胀系数小于该上层间介电层的热膨胀系数
。6.
根据权利要求1所述的半导体互连结构，其中该第一水平介电层的热膨胀系数小于该上层间介电层的热膨胀系数
。7.
根据权利要求1所述的半导体互连结构，其中该上金属连通柱具有
T
形横截面
。8.
根据权利要求1所述的半导体互连结构，其中该介电侧壁的热膨胀系数小于该上金属连通柱的热膨胀系数
。9.
根据权利要求1所述的半导体互连结构，其中该第一水平介电层的热膨胀系数小于该上金属连通柱的热膨胀系数
。10.
根据权利要求1所述的半导体互连结构，其中该介电侧壁是原子层沉积氧化物层
。11.
根据权利要求1所述的半导体互连结构，其中该介电侧壁是原子层沉积氮化物层
。12.
一种半导体互连结构，其特征在于，包括：下层间介电层，位于基板上方；下金属连通柱，设置在该下层间介电层中；第一水平介电层，设置在该下层间介电层和该下金属连通柱上方；上层间介电层，设置于该第一水平介电层上，且该上层间介电层的介电常数小于该第一水平介...

【专利技术属性】
技术研发人员：黄圣富，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：