本公开提供一种半导体结构。该半导体结构具有一第一晶片，该第一晶片包括一第一基底、一第一介电层以及一第一导电垫，该第一介电层设置在该第一基底上，该第一导电垫被该第一介电层所围绕；一第二晶片，该第二晶片包括一第二介电层、一第二基底以及一第二导电垫，该第二基底设置在该第二介电层上，该第二导电垫被该第二介电层所围绕；一钝化层，设置在该第二基底上；一第一导电通孔，从该第一导电垫经由该第二晶片与该第二钝化层延伸，并具有被该第二晶片所围绕的一第一宽度；以及一第二导电通孔，从该第二导电垫经由该钝化层与该第二基底并部分经由该第二介电层延伸，且具有被该第二晶片所围绕的一第二宽度。晶片所围绕的一第二宽度。晶片所围绕的一第二宽度。
【技术实现步骤摘要】
半导体结构
[0001]本专利技术主张美国第17/742,544及17/742,959号专利申请案的优先权(即优先权日为“2022年5月12日”)，其内容以全文引用的方式并入本文中。
[0002]本公开涉及一种半导体结构。尤其涉及一种具有不同尺寸通孔的半导体结构。
技术介绍
[0003]半导体元件使用在不同的电子应用，例如个人电脑、手机、数字相机，或其他电子设备。半导体元件的制造包含依序地沉积不同材料层在一半导体晶片上，以及使用光刻与蚀刻工艺图案化多个所述材料层以形成多个微电子元件在该半导体晶片上或在该半导体晶片中，多个微电子元件包括晶体管、二极管、电阻器及/或电容器。
[0004]半导体产业通过不断缩减最小特征尺寸以继续提高微电子元件的整合密度，其允许更多的元件整合到一给定的区域中。为了促进不同尺寸的元件的形成与整合，已经开发具有更小的占位面积的更小的封装结构来封装多个半导体元件。然而，这种形成以及整合可能会增加制造程序的复杂性。因此，希望发展解决上述挑战的改进。
[0005]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本专利技术的任一部分。
技术实现思路
[0006]本公开的一实施例提供一种半导体结构。该半导体结构包括一第一晶片，具有一第一基底、一第一介电层以及一第一导电垫，该第一介电层设置在该第一基底上，该第一导电垫被该第一介电层所围绕；一第二晶片，具有一第二介电层、一第二基底以及一第二导电垫，该第二基底设置在该第二介电层上，该第二导电垫被该第二介电层所围绕；一钝化层，设置在该第二基底上；一第一导电通孔，从该第一导电垫经由该第二晶片与该钝化层延伸，并具有被该第二晶片所围绕的一第一宽度；以及一第二导电通孔，从该第二导电垫经由该钝化层与该第二基底以及部分经由该第二介电层延伸，并具有被该第二晶片围绕的一第二宽度；其中该第二宽度大致小于该第一宽度。
[0007]在一些实施例中，该第二导电通孔具有被该钝化层所围绕以及设置在该第二宽度上的一第三宽度。
[0008]在一些实施例中，该第三宽度大致等于该第一宽度。
[0009]在一些实施例中，该第三宽度大致大于该第二宽度。
[0010]在一些实施例中，该第二导电通孔具有在该第二宽度中的一第一部分、在该第三宽度中的一第二部分以及从该第二部分导该第一部分逐渐变细且被该钝化层所围绕的一锥形部分，其中该锥形部分被该钝化层所围绕。
[0011]在一些实施例中，该锥形部分设置在该第一部分与该第二部分之间，并与该第一
部分与该第二部分耦接。
[0012]在一些实施例中，该第一晶片的一厚度大致大于该第二晶片的一厚度。
[0013]在一些实施例中，该半导体结构还包括一接合电介质，设置在该第一介电层与该第二介电层之间，以将该第一介电层接合到该第二介电层。
[0014]在一些实施例中，该第一导电通孔至少部分被该接合电介质所围绕。
[0015]在一些实施例中，该半导体结构还包括一介电衬垫，设置在该第一导电通孔与该第二晶片之间，以及在该第二导电通孔与该第二晶片之间。
[0016]在一些实施例中，该介电衬垫设置在该第一导电通孔与该钝化层，以及在该第二导电通孔与该钝化层。
[0017]在一些实施例中，该介电衬垫设置在该钝化层上。
[0018]本公开的另一实施例提供一种半导体结构。该半导体结构包括一第一晶片；一第二晶片，设置在该第一晶片上；一钝化层，设置在该第二晶片上；一第一导电通孔，经过该第二晶片与该钝化层且部分经过该第一晶片延伸，并具有被该第二晶片与该钝化层所围绕的一第一宽度；以及一第二导电通孔，经过该钝化层且部分经过该第二晶片延伸，并具有被该第二晶片所围绕的一第二宽度以及被该钝化层所围绕的一第三宽度；其中该第一宽度大致等于该第三宽度，且大致大于该第二宽度。
[0019]在一些实施例中，该第一导电通孔具有沿着该第一导电通孔的一第一宽度的一致的一宽度，其等于该第一宽度。
[0020]在一些实施例中，该第一导电通孔的一第一高度大致大于该第二导电通孔的一第二高度。
[0021]在一些实施例中，该第一晶片的一厚度大致大于该第二晶片的一厚度。
[0022]在一些实施例中，该第一导电通孔接触在该第一晶片内的一第一导电垫。
[0023]在一些实施例中，该第二导电通孔接触在该第二晶片内的一第二导电垫。
[0024]在一些实施例中，该第一导电通孔与该第二导电通孔中的每一个完全被一介电衬垫所围绕。
[0025]在一些实施例中，该第一导电通孔的一第一上表面与该第二导电通孔的一上表面经由该介电衬垫而暴露。
[0026]本公开的再另一实施例提供一种半导体结构的制备方法。该制备方法包括提供一第一晶片，该第一晶片包括一第一基底、一第一介电层以及一第一导电垫，该第一介电层设置在该第一基底上，该第一导电垫被该第一介电层所围绕；提供一第二晶片，该第二晶片包括一第二基底、一第二介电层以及一第二导电垫，该第二介电层设置该第二基底上，该第二导电垫被该第二介电层所围绕；将该第一介电层接合到该第二介电层；将一钝化层设置在该第二晶片上；形成一图案化光刻胶层在该钝化层，其中该图案化光刻胶层包括一第一穿孔以及一第一凹部；移除该钝化层经由该第一穿孔而暴露的一第一部分以形成一第一开口，以及移除该钝化层在该第一凹部下方的一第二部分以形成一第一凹陷；移除该第二基底经由该第一开口而暴露的一第三部分以形成一第二凹陷；移除该钝化层在该第一凹陷下方的一第四部分以形成一第二开口；移除该第二基底在该第二凹陷下方的一第五部分以形成一第三开口，以及移除该第二基底经由该第二开口而暴露的一第六部分以形成一第四开口；移除该第二介电层经由该第三开口而暴露的一第七部分以致少部分暴露该第二导电
垫，以及移除该第二介电层经由该第四开口而暴露的一第八部分与该第一介电层经由该第四开口而暴露的一第九部分以至少部分暴露该第一导电垫，由此形成经由该第二晶片与该钝化层以及部分经由该第一介电层延伸的一第一沟槽，以及由此形成经由该钝化层与该第二基底以及部分经由该第二介电层言慎的一第二沟槽；移除该图案化光刻胶层；将一介电衬垫设置在该钝化层上，请共形于该第一沟槽与该第二沟槽；以及形成一第一导电通孔在该第一沟槽内以及一第二导电通孔在该第二沟槽内。
[0027]在一些实施例中，该第一穿孔具有一阶梯轮廓，并具有朝向该第一穿孔而朝内突伸的一阶梯部。
[0028]在一些实施例中，该第一凹部具有一第一宽度，且该第一穿孔具有一第二宽度以及一第三宽度，该第三宽度在该第二宽度上方且大致大于该第二宽度。
[0029]在一些实施例中，该第一宽度大致大于该第二宽度，且大致等于该第三宽度。
[0030]在一些实施例中，该制备方法在形成该图案化光刻胶层之前，还包括：设置一光刻胶层在该钝化层上；设置一掩模在该光刻胶层上；提供一预定电磁本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，包括：一第一晶片，具有一第一基底、一第一介电层以及一第一导电垫，该第一介电层设置在该第一基底上，该第一导电垫被该第一介电层所围绕；一第二晶片，具有一第二介电层、一第二基底以及一第二导电垫，该第二基底设置在该第二介电层上，该第二导电垫被该第二介电层所围绕；一钝化层，设置在该第二基底上；一第一导电通孔，从该第一导电垫经由该第二晶片与该钝化层延伸，并具有被该第二晶片所围绕的一第一宽度；以及一第二导电通孔，从该第二导电垫经由该钝化层与该第二基底以及部分经由该第二介电层延伸，并具有被该第二晶片围绕的一第二宽度；其中该第二宽度小于该第一宽度。2.如权利要求1所述的半导体结构，其中该第二导电通孔具有被该钝化层所围绕以及设置在该第二宽度上的一第三宽度。3.如权利要求2所述的半导体结构，其中该第三宽度等于该第一宽度。4.如权利要求2所述的半导体结构，其中该第三宽度大于该第二宽度。5.如权利要求2所述的半导体结构，其中该第二导电通孔具有在该第二宽度中的一第一部分、在该第三宽度中的一第二部分以及从该第二部分导该第一部分逐渐变细且被该钝化层所围绕的一锥形部分。6.如权利要求5所述的半导体结构，其中该锥形部分设置在该第一部分与该第二部分之间，并与该第一部分与该第二部分耦接。7.如权利要求1所述的半导体结构，其中该第一晶片的一厚度大于该第二晶片的一厚度。8.如权利要求1所述的半导体结构，还包括一接合电介质，设置在该第一介电层与该第二介电层之间，以将该第一介电层接合到该第二介电层。9.如权利要求8所述的半导体结构，其中该第一导电通孔至少部分被该接合电介质所围绕。10.如权利要求1所述的半导体结构，...
【专利技术属性】
技术研发人员：施信益，林智清，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。