采用电容器嵌入式再分布层（RDL）衬底将（多个）IC芯片接合到封装衬底的集成电路（IC）封装及相关方法技术

采用电容器嵌入式再分布层(RDL)衬底的集成电路(IC)封装及相关制造方法。嵌入式电容器可以耦合到配电网(PDN)以提供去耦电容以减少电流电阻(IR)下降。RDL衬底设置在(多个)IC芯片与封装衬底之间，以最小化(多个)嵌入式电容器与(多个)IC芯片之间的距离，以减少PDN中的寄生电感，从而降低PDN噪声。在RDL衬底设置在封装衬底与(多个)IC芯片之间的情况下，RDL衬底需要支持封装衬底与(多个)IC芯片之间的贯通互连。在这方面，RDL衬底包括与外部RDL层，该外部RDL层与(多个)IC芯片相邻，以支持小节距金属互连以及提供扇出能力。这提供了与更高密度的管芯互连IC芯片的增强的连接性兼容性，同时还支持PDN中更靠近定位的嵌入式电容器。时还支持PDN中更靠近定位的嵌入式电容器。时还支持PDN中更靠近定位的嵌入式电容器。

【技术实现步骤摘要】
【国外来华专利技术】采用电容器嵌入式再分布层(RDL)衬底将(多个)IC芯片接合到封装衬底的集成电路(IC)封装及相关方法
[0001]优先权申请
[0002]本申请要求于2021年4月22日提交的题为“INTEGRATED CIRCUIT(IC)PACKAGES EMPLOYING A CAPACITOR
‑
EMBEDDED,REDISTRIBUTION LAYER(RDL)SUBSTRATE FOR INTERFACING AN IC CHIP(S)TO A PACKAGE SUBSTRATE,AND RELATED METHODS”的美国专利申请序列号17/237,828的优先权，该申请通过引用整体并入本文。


[0003]本公开的领域涉及集成电路(IC)封装，更具体地涉及在IC封装的配电网(PDN)中提供去耦电容，用于减少电流电阻(IR)下降和电压下垂。

技术介绍

[0004]集成电路(IC)是电子设备的基石。IC通常封装在IC封装中，也被称为“半导体封装”或“芯片封装”。IC封装包括封装衬底和一个或多个IC芯片或安装到封装衬底上的其他电子模块，以提供到IC芯片的电连接。例如，IC封装中的IC芯片可以是片上系统(SoC)。IC芯片通过电耦合到封装衬底中的金属线而电耦合到IC封装中的其他IC芯片和/或其他部件。IC芯片还可以通过IC封装的外部金属互连(例如，焊料凸块)的电连接电耦合到IC封装外部的其他电路。
[0005]IC封装中的高性能计算芯片需要高效配电网(PDN)来将功率高效分配给IC芯片中的电路和其他部件。例如，IC封装可以包括单独的功率管理芯片(PMC)，该单独的PMC包括电压调节器电路系统，该电压调节器电路系统被配置为将电压分配给IC封装中的其他IC芯片。在PDN中可能会出现噪声应归因于由于PDN中的串联电阻和电感而致的PMC与上电的IC芯片之间的电流电阻(IR)下降。从上电的IC芯片到PDN提取的电流的改变可能在PDN中会引起噪声。如果PDN中的噪声幅度超过某个阈值，则它将递送到IC芯片及其电路的电压更改为低于可接受值，这可能会导致电路故障。即使PDN在容差内向IC芯片施加电压，PDN噪声仍然可能会导致其他问题。它可能在信号线上引起串扰或表现为串扰。进一步地，由于PDN互连通常携带更高的电流，所以高频PDN噪声有可能产生电磁辐射干扰，从而可能导致其他故障。
[0006]因此，控制PDN中的噪声非常重要。在这方面，去耦电容器用于分流PDN中的PDN噪声，以减少其对由PDN供电的IC芯片的影响。去耦电容器可以安装在封装衬底上或嵌入在IC封装的封装衬底内，以在功率源与IC芯片之间提供去耦电容。然而，去耦电容器与IC芯片之间的电路径连接具有寄生电感，该寄生电感可能以非期望方式导致IR下降和PDN噪声。

技术实现思路

[0007]本文中所公开的各方面包括集成电路(IC)封装，该IC封装采用嵌入式电容器、再分布层(RDL)衬底，用于将(多个)IC芯片接合到封装衬底。RDL衬底是包括RDL层的衬底，该
RDL层包括支持金属互连的扇出的一个或多个金属再分布线。作为示例，(多个)嵌入式电容器可以为IC封装中的配电网(PDN)提供去耦电容，以减少电流电阻(IR)下降。还公开了相关制造方法。IC封装包括封装衬底和一个或多个IC芯片，该一个或多个IC芯片电耦合到封装衬底。封装衬底包括一个或多个衬底层，其中嵌入有金属迹线或线以提供去往路由到(多个)IC芯片并且从(多个)IC芯片路由的电信号。封装衬底支持PDN，该PDN携带给定电压下的电功率信号以分配到(多个)IC芯片以进行操作。在各示例性方面中，支撑嵌入式电容器的RDL衬底设置在(多个)IC芯片与封装衬底之间，以使(多个)嵌入式电容器与(多个)IC芯片之间的距离最短。这可以减少(多个)嵌入式电容器与(多个)IC芯片之间的配电线中的寄生电感，以减少PDN中的IR下降，这又减少PDN噪声。然而，在RDL衬底设置在封装衬底与(多个)IC芯片之间的情况下，RDL衬底需要支持用于封装衬底与(多个)IC芯片之间的电接口的贯通互连。(多个)IC芯片可以具有需要电耦合到封装衬底的高密度的管芯互连。在这方面，RDL衬底被提供为包括与(多个)IC芯片相邻的第一外部RDL层。从RDL过程形成的第一外部RDL层允许第一外部RDL层支撑小节距金属互连以及提供扇出能力。这允许RDL衬底提供与更高密度的管芯互连IC芯片的增强的连接性兼容性，同时支持与IC芯片更靠近定位的嵌入式电容器以使IR下降最小化。
[0008]在一个示例性方面中，RDL衬底还可以包括第二外部RDL层，该第二外部RDL层与封装衬底相邻。第二外部RDL层的金属互连可以以与第一外部RDL层的金属互连不同的节距形成，以在IC封装中提供兼容封装衬底时实现更大的灵活性。例如，IC芯片的管芯互连节距可以比封装衬底的金属互连节距紧密得多(即，更小)。在这方面，RDL层可以促进IC芯片与具有不同节距的金属互连的封装衬底之间的电耦合，以增强兼容性和简化制造过程。作为示例，这还可以在选取用于IC封装的封装衬底时提供更大的灵活性，以实现(多个)IC芯片与封装衬底之间的节距兼容性，以降低成本和/或便于制造。
[0009]在另一示例性方面中，嵌入式电容器可以包括在嵌入RDL衬底中的电容器封装中。在另一示例性方面中，为了在嵌入式电容器的竖直路径中使(多个)IC芯片与封装衬底之间的竖直互连路径干扰最小化，可以采用贯通硅竖直互连访问(过孔)(TSV)。TSV被设置为通过嵌入式电容器封装的封装介电来提供在(多个)IC芯片与封装衬底之间和/或到(多个)嵌入式电容器的电贯通连接。以这种方式，RDL衬底不限于仅在嵌入式电容器封装的区域外部支持(多个)IC芯片与封装衬底之间的竖直互连。在另一示例性方面中，IC封装还包括贯通互连，诸如贯通模制过孔(TMV)，该贯通互连延伸通过嵌入电容器封装外部的RDL衬底。这些其他贯通互连提供(多个)IC芯片与封装衬底之间的贯穿电连接(例如，输入/输出(I/O)连接)。RDL衬底还可以更容易地促进具有更大直径和/或更高纵横比的贯通互连，需要更大直径和/或更高纵横比的贯通互连可能归因于由于设置在其间的RDL衬底而导致封装衬底与(多个)IC芯片之间增加的距离。
[0010]在这方面，在一个示例性方面中，提供了一种集成电路(IC)封装。IC封装包括封装衬底，该封装衬底包括多个封装衬底互连。IC封装还包括IC芯片，该IC芯片包括多个管芯互连。IC封装还包括RDL衬底，该RDL衬底设置在封装衬底与IC芯片之间。RDL衬底包括RDL层，该RDL层包括多个再分布金属线，每个再分布金属线包括耦合到多个管芯互连中的管芯互连的RDL互连。RDL衬底还包括衬底层，该衬底层包括多个衬底互连。RDL衬底还包括设置在RDL层与衬底层之间的电容器。IC封装还包括至少一个过孔，该至少一个过孔电耦合到多个
管芯互连中的管芯互连和电容器。
[0011]在另一示例性方面中，提供了一种IC封装的制造方法。该方法包括：形成封本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)封装，包括：封装衬底，包括多个封装衬底互连；IC芯片，包括多个管芯互连；再分布层(RDL)衬底，设置在所述封装衬底与所述IC芯片之间，所述RDL衬底包括：RDL层，包括多个再分布金属线，每个再分布金属线包括RDL互连，所述RDL互连耦合到所述多个管芯互连中的管芯互连；衬底层，包括多个衬底互连；以及电容器，设置在所述RDL层与所述衬底层之间；以及至少一个竖直互连访问(过孔)，电耦合到所述多个管芯互连中的管芯互连和所述电容器。2.根据权利要求1所述的IC封装，其中所述衬底层包括第二RDL层，所述第二RDL层包括多个第二再分布金属线，每个第二再分布金属线包括第二RDL互连。3.根据权利要求2所述的IC封装，还包括至少一个第二过孔，所述至少一个第二过孔耦合到所述多个管芯互连中的管芯互连和所述衬底层中的所述多个衬底互连中的至少一个衬底互连。4.根据权利要求1所述的IC封装，还包括钝化层，所述钝化层设置在所述电容器与所述RDL层之间。5.根据权利要求1所述的IC封装，其中所述至少一个过孔包括至少一个贯通硅过孔(TSV)，所述至少一个TSV被设置为通过所述RDL衬底并且电耦合到所述多个再分布金属线中的耦合到所述管芯互连的再分布金属线。6.根据权利要求5所述的IC封装，其中所述至少一个TSV的高度与宽度的纵横比至少为2.0。7.根据权利要求1所述的IC封装，还包括多个第二过孔，所述多个第二过孔被设置为通过所述RDL衬底，并且电耦合到所述RDL层中的多个RDL互连中的RDL互连和所述衬底层中的所述多个衬底互连中的衬底互连。8.根据权利要求7所述的IC封装，其中所述多个第二过孔的高度与宽度的纵横比至少为1.0。9.根据权利要求1所述的IC封装，还包括：介电层，包括介电材料，所述介电材料设置在所述RDL层与所述衬底层之间；以及电容器封装，嵌入所述介电层中，所述电容器封装包括所述电容器。10.根据权利要求9所述的IC封装，其中所述至少一个过孔包括至少一个贯通硅过孔TSV，所述至少一个TSV被设置为通过所述电容器封装并且电耦合到所述多个再分布金属线中的耦合到所述管芯互连的再分布金属线。11.根据权利要求9所述的IC封装，还包括多个第二过孔，所述多个第二过孔被设置为通过所述RDL衬底，并且电耦合到所述RDL层中的多个RDL互连中的RDL互连和所述衬底层中的所述多个衬底互连中的衬底互连；其中所述多个第二过孔被设置为通过所述电容器封装外部的所述RDL衬底的所述介电层。12.根据权利要求1所述的IC封装，其中所述多个再分布金属线中的至少一个再分布金
属线在其相应RDL互连的竖直路径外部呈扇形散开。13.根据权利要求1所述的IC封装，其中所述多个管芯互连具有第一节距；所述衬底层中的所述多个衬底互连具有第二节距，所述第二节距大于所述第一节距；以及所述多个封装衬底互连具有所述第二节距。14.根据权利要求13所述的IC封装，还包括多个第二过孔，所述多个第二过孔被设置为通过所述RDL衬底，并且电耦合到所述RDL层中的所述多个RDL互连中的RDL互连和所述衬底层中的所述多个衬底互连中的耦合到所述多个封装衬底互连中的封装衬底互连的衬底互连。15.根据权利要求1所述的IC封装，其中所述封装衬底还包括第一外部表面，所述多个封装衬底互连被设置为通过所述第一外部表面；所述IC芯片还包括有源表面，所述多个管芯互连被设置为通过所述有源表面；以及所述第一外部表面与所述有源表面之间的距离至少为两(2)微米(μm)。16.根据权利要求1所述的IC封装，被集成到选自由以下各项组成的组的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板电脑、平板电话、服务器、计算机、便携式计算机、移动式计算设备、可穿戴式计算设备、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、机动车、车辆组件、航空电子系统、无人机和多旋翼直升机。17.一种制造IC封装的方法，包括：形成封装衬底，所述封装衬底包括多个封装衬底互连；在所述封装衬底上形成再分布层(RDL)衬底，包括：形成RDL层，所述RDL层包括多个再分布金属线，每个再分布金属线包括RDL互连；形成衬底层，所述衬底层包括多个衬底互连；以及在所述RDL层与所述衬底层之间设置电容器；形成至少一个竖直互连访问(过孔)，所述至少一个竖直互连访问...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：