本揭露提供了一种制造半导体晶片的方法。此方法包括执行第一干蚀刻工艺以移除顶部金属化层，使得在移除顶部金属化层之后，划线开口暴露出一部分的互连结构，其中互连结构嵌入介电层中。接下来，执行使用第一蚀刻剂的第一湿蚀刻工艺以移除互连结构的填充层...

本发明提供一种利用铁电特性的反熔丝装置，包含主动区及栅极结构，所述主动区包括源极区、与所述源极区横向隔开的漏极区及位在所述源极区和所述漏极区之间的通道，所述栅极结构包含形成于所述通道上的铁电层及形成于所述铁电层上的栅极电极。借由通过向所...

本申请公开一种半导体元件及其制备方法。该半导体元件包括一基底；一漏极，其设置于该基底中；一顶部介电层，其设置于该基底上；一单元插塞结构，其包括：一单元插塞底部导电层，其设置于该顶部介电层中和该漏极上，一单元插塞顶部导电层，其设置于该顶部...

一种半导体装置的制造方法包含以下步骤。在基材的区域上执行阱植入工艺。在该基材的该区域进行源极/漏极植入工艺。在该基材的该区域上定义主动区域。在该主动区域中形成多个浅沟槽隔离结构。对该基材的该区域进行退火工艺。此制造方法在界定主动区域或形...

本揭露提供一种半导体元件的制造方法。所述方法包含：提供半导体结构，其中半导体结构进包含具有数个沟槽的硅基板以及填充于沟槽中并覆盖硅基板的氧化物材料，且沟槽定义数个岛状结构；形成垫状氧化物层于氧化物材料的顶部，其中垫状氧化物层位于硅基板上...

一种半导体存储器装置包含基材、形成于该基材上方的存储器单元接点、形成于该基材上方的位元线导电结构以及介电间隔物。介电间隔物设置在该存储器单元接点和该位元线导电结构之间，其中该介电间隔物包括具有矩形横截面的气隙，该矩形横截面具有高度H和宽...

本申请提供一种测试系统，包含评估子系统、神经网络子系统以及程序控制处理器的一种测试系统。评估子系统从探针装置接收被测试晶圆的测试图像。程序控制处理器响应于探针装置获得测试图像，控制评估子系统以执行评估操作以将测试图像在自动化模式中传输到...

本公开提供一种存储器装置和其形成方法。存储器装置包括基板上的位元线、覆盖位元线的多层间隔物、夹置在多层间隔物中的低介电常数介电层和气隙，以及邻近于多层间隔物的单元接触件。多层间隔物、低介电常数介电层和气隙设置在位元线和单元接触件之间。低...

一种制造半导体装置的方法包含提供半导体基板，在半导体基板上形成硬遮罩，以硬遮罩为遮罩蚀刻半导体基板，以形成第一突出区与多个第二突出区，其中第一突出区与第二突出区中最接近的一者通过第一沟槽隔开，且第二突出区中的相邻两者通过第二沟槽隔开。沿...

本案揭露一种半导体存储器装置及其制造方法。半导体存储器装置包含基材、位元线接点以及位元线。基材包含主动区域。位元线接点接触主动区域。位元线具有与位元线接点接触的端部，其中端部具有第一梯形轮廓。半导体存储器装置制造方法的蚀刻配方具有较高的...

本发明提供一种半导体结构，包括一基底、一半导体元件以及多个键合线。该基底具有一第一表面以及在该基底上面延伸的一导电线。该半导体元件设置于该基底的该第一表面上，并包括一半导体裸片以及一重分布层。该重分布层形成于该半导体裸片上，并包括多个中...

本发明提供一种半导体元件及半导体结构。该半导体元件包括一半导体裸片以及一重分布层。该重分布层形成于半导体裸片上，并包括多个中心焊垫、多个边缘焊垫以及将该多个中心焊垫与该多个边缘焊垫电连接的多个导电线。该多个导电线中的每一个包括至少两个转...

本揭露提供了一种半导体装置的制造方法，包括形成位元线在基板上。在位元线的侧壁上形成第一间隔物，其中第一间隔物包括掺杂碳的低k材料。对第一间隔物执行氧化工艺，使第一间隔物的表面部分转变为氧化物间隔物，其中氧化物间隔物经由氧化工艺氧化，且第...

本公开提供一种半导体结构的制造方法，包括在位元线之间形成沟槽、在沟槽中沉积种子层、在沟槽中的种子层上沉积第一接触件层、在第一接触件层上沉积第二接触件层以填充沟槽，其中第二接触件层的第二掺杂浓度低于第一接触件层的第一掺杂浓度。在第一接触件...

本揭示提供一种阻抗调整电路。本揭示的阻抗调整电路包括感测节点、上拉阻抗产生器、ZQ校准电路及控制器。上拉阻抗产生器耦接在外部电压与感测节点之间。控制器反应于检测命令而启用检测模式，并在检测模式中对感测节点上的感测电压进行检测。当感测电压...

本公开公开一种半导体元件及其制备方法。半导体元件包括一基底；一底部内连接层，其设置于该基底中；一底部介电层，其设置于该基底上；一内连接结构，其沿着该底部介电层设置，设置于该底部内连接层上，并设置于该底部介电层上；一顶部胶合层，其共形地设...

本申请提供一种半导体元件及其制备方法。该半导体元件包括一基底、一第一字元线、一位元线以及一第一电容器。该基底具有一第一表面以及与该第一表面相对的一第二表面。该第一字元线设置于该基底内。该位元线设置于该基底的该第一表面上。该第一电容器设置...

本申请提供一种半导体元件，包括一基底、一第一字元线、一位元线以及一隔离层。该基底具有一第一表面以及与该第一表面相对的一第二表面。该第一字元线埋于该基底内，并从该基底的该第二表面曝露。该位元线邻接该基底的该第一表面。该隔离层覆盖该第一字元...

一种半导体装置包括基板、第一膜堆叠、第二膜堆叠、第一栅极间隔物、缓冲层及第二栅极间隔物。第一膜堆叠及第二膜堆叠位于基板上，且分别位于阵列区域与周围区域中。第一栅极间隔物包含第一膜堆叠的侧壁上的第一部分及第二膜堆叠的侧壁上的第二部分。缓冲...

一种内连接结构包含阻障层、氧化物胶层及超低k介电层。氧化物胶层位于阻障层上。超低k介电层位于氧化物胶层上，其中氧化物胶层位于阻障层与超低k介电层之间，且超低k介电层具有小于40％的孔隙率。氧化物胶层可以向阻障层及超低k介电层提供界面粘附...