提供了一种形成FET器件的方法，包括：形成初步器件结构，其包括包含层堆叠的鳍结构及沿鳍结构的第一侧的沉积层和沿鳍结构的第二侧的虚设结构，其中层堆叠包括沟道层和与沟道层交替的非沟道层；形成掩模线；沿鳍结构的第一侧在沉积层中形成源极和漏极沟...

提供了形成FET器件的方法，该方法包括：形成鳍结构；在从与鳍结构的第一侧相对的、鳍结构的第二侧掩蔽鳍结构的同时：

提供了一种FET器件，包括：基板、源极主体、漏极主体以及在源极主体和漏极主体之间在沿基板的第一方向上延伸的一组在垂直上间隔开的沟道层，该源极主体包括设置在一组沟道层的第一横向侧的公共源极主体部分和在沿基板的与第一方向垂直的第二方向上从公...

公开了一种用于形成半导体器件的互连结构(10)的方法，其中导电层被形成在绝缘层(103)上并被蚀刻以形成第一导电线(101)。此后，间隔物(104)被形成在第一导电线的第一端部的侧壁上。该方法还包括形成平行于所述第一导电线的具有第二端部...

一种根据本发明的封装包括金属板和安装在其顶表面上的载体基板，该封装包括安装在载体基板上的一个或多个超导芯片或配置成接收安装在其上的所述一个或多个芯片。载体基板和板被夹在第一和第二磁屏蔽结构的平面部分之间，至少第一结构包括平面部分和布置在...

公开了一种用于形成用于半导体器件的互连结构(10)的方法，其中第一导电层被蚀刻以在第一和第二导电线(101、108)上方形成一组第三导电线(113)。第三导电线中的至少一者包括形成到第二导电线的第一通路连接(114)的接触部。该方法还包...

提供了一种用于形成用于第一晶体管和第二晶体管的互连结构的方法，其中第一晶体管包括水平延伸的第一沟道部分(112)，且所述第二晶体管包括水平延伸的第二沟道部分(122)，并且其中所述沟道部分在基板上被堆叠在彼此上方。该方法包括：形成在第二...

一种集成波长选择滤波器设备(10；20；30；40)，包括：第一光学元件(14)，其用于将接收到的辐射定向到由第一角(α)定义的方向上，以及第二光学元件(15)，其是被配置成以第二角对所述定向辐射进行衍射的衍射元件。第二角如下：对于单个...

根据本发明的方法，在用于制造IC的器件晶片的半导体层中形成沟槽，然后在沟槽的侧壁上沉积衬层。从沟槽的底部移除衬层，并且沟槽可被各向异性地加深以形成沟槽的延伸部。这可以沿沟槽的全长进行，或通过应用掩模来局部地进行。随后应用蚀刻工艺，其中半...

本公开涉及在(薄)半导体层的背面上制造背面器件，其中半导体层还包括布置在其正面的一个或多个正面逻辑器件。本公开提出了一种半导体结构，其包括半导体层和至少部分地布置在半导体层的正面的一个或多个正面逻辑器件。此外，该半导体结构包括布置在半导...

一种用于在单个基材上提供不同图案的方法，所述方法包括执行以下步骤序列至少两次：在关注层(220)上沉积(120)硬掩模(230)，并用预定义图案对硬掩模进行图案化，以在关注层(220)上产生可进入部分；在硬掩模(230)和关注层(220...

一种集成光电器件(100，200，300)包括基板(30)，该基板支撑无源波导(31)，该无源波导用于在两个横向方向上限制折射率，并沿纵向方向引导至少一个光学模式。该器件还包括用于传输第一导电类型的载流子的第一电荷传输层(11)、用于传...

一种将分析物识别分子(1)固定在用化学基团Y1官能化的表面(2')上的方法，所述化学基团Y1适于与偶联分子(7)的化学基团X2反应以形成包含化学基团Y2的反应产物，所述化学基团Y2适于与该分析物识别分子(1)反应，所述方法包括以下步骤：...

一种电光Mach

本公开涉及一种用于超导电子电路的沟槽电容器装置(100)，包括：基底(102)；以及第一电容器电极(104)和第二电容器电极(108)，每一个都是超导体并延伸到基底中，第一电极被第二电极周向包围，使得第二电极的面向内的表面(108a)面...

一种在基材上提供一个或多个单层过渡金属二硫属化物的膜的方法。所述方法包括：提供(110)基材，并且所述方法还包括以下步骤顺序：使至少一个单层过渡金属二硫属化物沉积(120)在基材上；通过热蚀刻选择性去除(130)至少一个单层顶部上的浅表...

提供了一种斜率模数转换器(200)。该斜率模数转换器包括采样保持级(210)、位于所述采样保持级(210)下游的比较器(220)、以及数字逻辑(230)，采样保持级被配置成以采样频率对模拟输入信号进行采样，比较器被配置成将所述模拟输入信...

根据一个方面，提供了一种图案化方法，其包含：在下部图案记忆层上，形成第一上部阻挡的图案，然后形成上部图案记忆层，然后形成第二上部阻挡的图案；随后，使用光刻和蚀刻在上部图案记忆层中图案化上沟槽，并沿上沟槽的侧壁形成间隔线，以限定提供间隔的...

本公开涉及一种集成电路，包括：第一集成电路层，该第一集成电路层包括处理核；第二集成电路层，该第二集成电路层包括与处理核相关联的存储器阵列；以及中间集成电路层，该中间集成电路层与第一和第二集成电路层互连并且包括存储器控制逻辑和用于管理处理...

根据一方面，提供了一种FET器件。FET器件包括公共源极本体部分和从其沿第一横向方向突出的一组源极层叉齿。第一介电层部分布置在这些源极层叉齿之间的空间中。器件还包括公共漏极本体部分和沿第一横向方向突出的一组漏极层叉齿。第二介电层部分布置...