可调谐概率型MRAM元件。一种用于随机位生成的自旋电子器件（100；200）及相关方法。该器件包括形成在磁阻（112；300）的多层堆叠（301）中的磁隧道结（302），其中所述磁隧道结的自由层（303）展现出与电场相关的垂直磁各向异性...

一种三维集成电路，包括第一层级、垂直堆叠在第一层级上方的第二层级，以及存储器电路。该存储器电路包括设置于第一层级中的位单元阵列。该存储器电路还包括列外围电路，该列外围电路具有设置于第二层级中的至少一个细长形第一部分。该存储器电路还包括行...

根据一个方面，提供了一种场效应晶体管器件(100)，包括：宽带隙半导体的半导体层(101)，包括源极区(102)、漏极区(104)以及在源极区(102)和漏极区(104)之间的浮体区(106)；沿着半导体层(101)的浮体区(106)布...

本公开涉及一种制造存储器件(例如铁电存储器件)的方法。此外，本公开涉及适用于构建存储器件的结构。本公开的方法包括替换金属栅极(RMG)工艺，其中叠层的牺牲层被金属层替换。在延伸穿过叠层的存储孔中形成存储结构的工艺之前，执行RMG工艺。以...

本发明提供一种用于形成源极/漏极接触件的方法，包括：在基板顶上提供至少一个鳍部，该至少一个鳍部包括至少第一组沟道层并且被布置在延伸到基板中的第一和第二浅沟槽隔离STI区域之间；从基板的正面：在该基板中形成邻近该至少一个鳍部的腔体，在该腔...

公开了一种位单元(100)，其包括非易失性存储器元件(110)和晶体管装置(120)，该晶体管装置被配置成提供切换存储器元件的状态的写信号。存储器元件的第一端子(111)被连接到位线(BL)，存储器元件的第二端子(112)被连接到晶体管...

本公开涉及一种3D集成CCD存储器，例如存储级内存。CCD存储器包括层堆叠，该堆叠包括以一个在另一个之上的方式交替布置的多个栅极层和间隔层。CCD存储器还包括在堆叠中延伸的多个基于半导体的沟道，其中所述沟道与栅极层和一个或多个栅极介质层...

在一方面，提供了一种3D IC器件，包括：包括全局VDD电压节点和全局VSS电压节点的封装布线平面；被布置在该封装布线平面上并包括堆叠在彼此之上的多个堆叠式管芯的管芯堆叠；被布置在该管芯堆叠中的顶部堆叠式管芯顶上的金属互连层；以及垂直延...

本公开涉及三维（3D）集成电荷耦合器件（CCD）块可寻址存储类存储器（SCM）。该3D CCD存储器包括层堆叠，该层堆叠包括沿着第一方向以一个在另一个之上的方式交替排列的多个栅极层和间隔层。该存储器还包括在堆叠中延伸的多个基于半导体的沟...

本发明提供了一种用于光的波长相关性检测的集成设备，该集成设备包括：聚光元件，该聚光元件包括收集端和透射端，并且被配置为收集入射在收集端处的光，并且将该光聚集在透射端处；多模波导，该多模波导形成从接收端到分布端的延伸部，并且沿着延伸部由主...

在一个方面，提供了一种SRAM器件，包括：多个分层字线结构HWL，每个HWL包括全局字线GWL和多个局部字线LWL；多个分层位线结构HBL，每个HBL包括全局位线GBL、多个局部位线LBL、全局互补位线GBLB和多个局部互补位线LBLB...

一种用于引导激光的设备(100；200；300)，包括：波导(110；210；310)，所述波导被配置成在第一端口(102；202；302)和第二端口(104；204；304)之间传播所述激光；谐振器(120；220；320)，所述谐振...

本申请涉及一种生成接收衬底(1)的方法，该衬底被配置为通过在一个或多个第一着陆区(2a)中的混合键合在其上接收一个或多个晶粒(3)，和/或通过在一个或多个第二着陆区(2b)中的焊料键合在其上接收一个或多个晶粒(4)。在这两种类型的着陆区...

本申请涉及一种生成接收衬底(1)的方法，该衬底被配置为通过在一个或多个第一着陆区(2a)中的混合键合在其上接收一个或多个晶粒(3)，和通过在一个或多个第二着陆区(2b)中的焊料键合在其上接收一个或多个晶粒(4)。在这两种类型的着陆区中，...

在平坦表面(1)上合成栅极结构(3、4)的阵列，其适合于自旋量子位量子点器件的生产。栅极结构包括交替排列的第一和第二类型的结构。到第一和第二类型的栅极结构的电连接在单独的加工步骤序列中生成。到第一栅极类型的连接包括第一导线(17)的形成...

一种集成电路(1)，包括：形成至少四个修复链(A、B、C、D)的多个互连(2)，每个修复链(A、B、C、D)包括：用于提供信号路径(3)的多个主互连(21)，备用互连(22)，以及被配置用于偏移每个修复链内的信号路径(3)的电路(4)，...

在一方面，提供IC器件，包括：晶粒；晶粒的电路区域，该电路区域沿着晶粒在第一和第二横向方向上延伸并且包括多个电路单元，这些电路单元被布置成在第一方向上平行延伸的多行；其中电路区域包括包含多行电路单元的第一子集的第一子区域、包含多行电路单...

在一方面，提供了一种半导体器件，包括：第一和第二平行的多层有源区，每个多层有源区包括至少一个下半导体层以及堆叠在该至少一个下半导体层上方的至少一个上半导体层；以及PIN二极管结构，包括：沿第一有源区的第一部分布置的外延第一下半导体本体以...

本公开涉及互补场效应晶体管CFET结构(1)。CFET结构(1)包括：被布置在CFET结构(1)的第一排中的第一CFET元件(10)；以及被布置在CFET结构(1)的第二排中的第二CFET元件(10’)，其中第二排被布置成在横向上偏离第...

提供了一种量子器件，包括:半导体衬底，用于限定第一行静电约束量子点的第一组控制栅极和用于限定第二行静电约束量子点的第二组控制栅极，其中每个量子点适用于保持自旋量子位，并且其中第一行和第二行沿着半导体衬底在纵向方向上平行延伸；以及用于限定...