本公开涉及用于标准单元半导体器件的电路单元，包括：第一和第二FET器件，每一者包括：源极主体和漏极主体，每一者包括公共源极或漏极主体部分以及从公共源极或漏极主体部分突出的一组源极或漏极叉齿，一组沟道层，每一沟道层在一对源极叉齿和漏极叉齿...

公开了一种用于图像数据中的缺陷检测、分类和分割的计算机实现的训练和预测方法。该训练方法包括提供学习结构(101，102，105)的合集，每一学习结构包括特征提取器模块(101

一种用于颗粒采集和所采集的颗粒的呈现以供分析的采集设备(200)，所述采集设备(200)包括：第一层(202)和第二层(220)，其中第一层(202)和第二层(220)间隔开以用于限定颗粒采集室(240)；其中第一层(202)被配置成接...

一种用于颗粒采集和所采集的颗粒的呈现以供分析的采集设备(200)，所述采集设备(200)包括：第一层(202)和第二层(220)，其中第一层(202)和第二层(220)间隔开以用于限定颗粒采集室(240)；其中第一层(202)被配置成接...

一种用于采集空气传播颗粒的采集设备(200)，包括：第一层(202)和第二层(220)，其中第一层(202)和第二层(220)间隔开以用于它们之间形成颗粒采集室(240)，其中入口(210)延伸穿过第一层(202)以用于将气流输送进入颗...

用于形成集成电路的方法包括以下步骤：a.提供半导体结构，包括：i.两个晶体管，ii.晶体管的沟道上的栅极，iii.耦合到每一晶体管的触点，iv.在该两个晶体管、栅极和触点上方的介电层，v.布置在第一金属化层内并沿第一方向延伸的第一导电线...

一种用于形成半导体器件结构的方法，该方法包括：在基板上形成层堆叠，层堆叠包括第一半导体材料的牺牲层和第二半导体材料的沟道层，沟道层与牺牲层相交替；在层堆叠上形成多个平行且规则地间隔开的芯线；在芯线的侧表面上形成间隔物线，其中间隔物线的宽...

一种半导体结构(9)，包括：器件区(2)，包括：第一层(3)中的第一结构(21)，第一结构具有在第一层(3)的顶表面(31)上方的顶表面(211)，以及在第一层(3)的顶部上的第二层(4)中的第二结构(22)，其中第一结构(21)被钉扎...

本公开涉及用于形成堆叠式FET器件的方法，包括：形成底部FET器件，该底部FET器件包括沿至少一个沟道层布置的底部栅极电极；在底部FET器件上方形成接合层；以及在接合层上形成顶部FET器件，包括：形成包括至少一个沟道层以及在该至少一个沟...

本公开涉及用于形成半导体器件的方法，该方法包括：在衬底上形成器件层堆叠，该器件层堆叠包括：第一子堆叠，包括第一牺牲层和在第一牺牲层上的限定第一子堆叠的最顶层的沟道层，以及在第一子堆叠上并包括第一牺牲层和第一牺牲层上的第二牺牲层的第二子堆...

形成堆叠式场效应晶体管器件的方法包括：形成包括所布置的底部栅极电极的底部FET器件；在底部FET器件上方形成接合层；以及在接合层上形成顶部FET器件，包括：形成包括沟道层的鳍结构；蚀刻穿过接合层以在鳍结构下方形成接合层图案；形成虚设栅极...

一种形成半导体器件的方法，包括：在基板上形成器件层堆叠，所述器件层堆叠包括底部牺牲层以及上部牺牲层和沟道层的交替序列；形成牺牲栅极结构；在使用牺牲栅极结构作为蚀刻掩模的同时，蚀刻穿过器件层堆叠的至少上部牺牲层和沟道层；形成覆盖上部牺牲层...

一种用于形成集成电路的方法，包括以下步骤：a.提供半导体结构，该半导体结构包括：i.两个晶体管，ii.栅极结构，iii.导电触点，iv.第一导电线，v.第一导电通孔，vi.第二导电通孔，b.提供与第一导电线接触的平面介电材料，c.在平面...

根据一方面，提供了一种用于形成前体半导体器件结构的方法，该方法包括：形成初始层堆叠，该初始层堆叠包括第一半导体材料的牺牲层和在牺牲层上方的第二半导体材料的沟道层；通过在初始层堆叠中图案化沟槽来形成一组鳍结构；形成跨鳍结构延伸的至少一个锚...

公开了一种用于由第一沟道层(110)形成第一晶体管结构(10)并由第二沟道层(210)形成第二晶体管结构(20)的方法，其中第一沟道层和第二沟道层被垂直堆叠在衬底(30)上。该方法包括从上方加工第一晶体管结构，随后从背面加工第二晶体管结...

根据本发明构思的一方面，提供了一种包括第一和第二线性量子比特阵列的量子比特器件。每一量子比特阵列包括：半导体基板层；一组控制门，其被配置成沿基板层限定单行通过静电约束的量子点，每一量子点适合于保持一量子比特；以及一组纳米磁体，其沿该行量...

本公开一般涉及静态随机存取存储器(SRAM)器件。具体地，本公开提出了具有分三层的SRAM单元设计的SRAM器件。SRAM单元包括包含四个存储晶体管的存储，并且包括两个存取晶体管以控制对存储单元的存取。SRAM单元还包括三层结构的堆叠。...

本公开涉及一种量子比特(qubit)芯片。量子比特芯片包括沿公共轴线布置的两个或更多个量子比特晶片；以及一个或多个间隔元件。间隔元件和量子比特晶片被交替地布置在公共轴线上。量子比特芯片还包括导电布置，其被配置成电连接两个或更多个量子比特...

提供了一种用于形成FET器件的方法，包括：形成包括层堆叠的鳍结构，层堆叠包括沟道层和与沟道层交替的非沟道层；从鳍结构的第一和第二相对侧中的每一者蚀刻第一鳍部和第二鳍部中的每一者，使得在层堆叠的第一组层中形成延伸穿过第一鳍部的一组源极腔以...

本公开涉及一种互补场效应晶体管CFET器件，包括:底部FET器件和堆叠在底部FET器件顶部的顶部FET器件，该底部FET器件包括底部栅电极，该底部栅电极包括沿着所述底部沟道纳米结构的第一侧表面布置的侧栅极部分，以及该顶部FET器件包括沿...