本公开涉及一种用于处理互补场效应晶体管CFET器件的方法。该方法包括以下步骤：在衬底上形成至少一个鳍结构，其中该至少一个鳍结构包括水平顶面以及该顶面和衬底之间的两个垂直取向的侧面，并且其中该至少一个鳍结构包括第一层堆叠以及该第一层堆叠上...

本公开涉及一种三维(3D)铁电存储器结构及其读出方法。该存储器结构包括衬底以及被布置在该衬底上的层堆叠，该层堆叠包括沿第一轴交错布置的多个介电层以及多个第一金属层。第一铁电层延伸穿过该层堆叠并且第二金属层与第一铁电层相毗邻地延伸穿过该层...

一种形成一个或多个鳍型或互补型场效应晶体管的方法，所述方法包括：i)提供第一中间结构(1、12)，所述第一中间结构包括：‑待图案化的层(3、8)、和‑具有开口(40、91)的第一硬掩模(4、9)，ii)通过硬掩模(4、9)中的开口(40...

一种用于形成两层或更多层堆叠的方法，该方法包括：a)提供：平坦表面(1)，第一组壁(3)，第一组壁包括与平坦表面(1)物理接触并且在角部(312)处交汇以形成角度的第一壁(31)和第二壁(32)，以及第一层(2)，第一层(2)由二维材料...

一种用于薄化半导体基材的方法，包括：提供具有平面正面和平面背面的第一基材，在第一基材正面产生器件层，在器件层顶部产生附加层，将第一基材接合到第二基材，从第一基材背面薄化第一基材，其中，在产生器件层之前，在第一基材的将产生半导体器件的至少...

一种用于形成3D NAND闪存的存储器结构的方法，包括：在基材上形成层堆叠体，其包括栅极层和栅极间间隔层的交替序列；通过从存储器孔中横向回蚀栅极间间隔层，在存储器孔侧壁中形成第一凹陷区；在第一凹陷区中形成牺牲层；通过从存储器孔中横向回蚀...

根据一方面，提供了一种用于形成3D NAND闪存的存储器结构的方法，该方法包括：在衬底上形成层堆叠；通过从该层堆叠中的存储器孔横向回蚀该层堆叠的栅极层，来在围绕该存储器孔的侧壁中形成第一凹陷区域；通过沉积阻挡氧化物并随后沉积电荷陷阱材料...

一种信号采样电路包括：接收用于时间交织采样的输入信号的多个采样单元，每个采样单元包括：采样电容器，其具有连接到该采样单元的输出端的第一板；在该第一板和第一参考电压之间的第一板开关；在该采样电容器的第二板和第二参考电压之间的第二板开关；输...

该组件可以是半导体晶片或管芯，其包括适用于形成与另一个半导体组件的相应接触件的电连接的多个结构化接触件，其中所述结构化接触件中的每一者包括平面接触表面以及从该平面接触表面向外延伸的多个直立管状结构。管状结构优选地以规则阵列布置在相应的接...

本公开涉及一种加工CFET器件(10)的方法。该方法包括如下步骤：形成翼片结构(23)，该翼片结构包括第一层堆叠(23a)和在第一层堆叠(23a)上方的第二层堆叠(23b)；将沟槽(26)形成在翼片结构(23)的一侧上的缓冲层(25)中...

形成基于纳米片的晶体管器件的方法，包括：在基板中形成STI结构；从基板、底部牺牲层和层堆叠形成鳍形结构；在鳍形结构的沟道区上形成虚设栅极堆叠；在鳍形结构的源极/漏极S/D区形成S/D凹部，S/D凹部延伸穿过层堆叠和底部牺牲层；去除底部牺...

提供了一种用于形成半导体器件的方法，包括：在第一鳍片结构和第二鳍片结构之间形成用于埋入式互连结构的沟槽；用介电层来衬覆该沟槽；在该介电层的与第一鳍片结构的第一区域相邻的第一部分中蚀刻接触开口，同时掩蔽该介电层的与第二鳍片结构的与该第一区...

描述了基于约瑟夫森结的逻辑器件及其使用方法。基于约瑟夫森结的逻辑器件示例包括一个双输入OR/AND(或/与)(OA2)门。该OA2门包括电感耦合到第一输入源的第一输入节点和电感耦合到第二输入源的第二输入节点。第一和第二输入源被配置成提供...

一种用于形成超导互连结构的方法，包括：提供基板(1)，形成超导层(21)，形成第一介电材料(22)的层，去除第一介电材料(22)的层的部分和超导层(21)的部分以形成包括第一组线结构(4)的图案，第一组线结构(4)包括：第一组超导线结构...

一种用于跟踪流道(2)中的对象(1)的方法(100)，包括：接收(S102)帧(21)的时间序列(20)，每个帧(21)包括观察到的对象位置(4)，帧(21)的时间序列(20)包括帧(21)的第一集合(30)和第一帧(31)；形成(S1...

一种用于形成半导体器件(1)的方法，该方法包括：在衬底(4)上形成多个层堆叠(10a、10b)，该层堆叠横向间隔开；将每个层堆叠(10a、10b)转换成场效应晶体管FET堆叠(60a、60b)，每个FET堆叠(60a、60b)包括层堆叠...

本发明使得能够评估被布置在半导体基板的相应多个不同区域中通过光刻和蚀刻产生的多个测试图案中的高纵横比纳米尺寸结构(5)的弯曲刚度。每个测试图案包括所述高纵横比结构的至少一个规则阵列。该方法包括：通过根据针对每一阵列而言相同的一组束条件产...

在基板上制作导电层，所述基板具有由介电材料形成的上表面，在所述介电材料中嵌入有电导体或触点。随后，在导电层上制作介电层。在介电层中形成开口，并随后用导电材料填充该开口以形成导电通孔，此后介电材料和该通孔被平坦化到共面的水平。之后，形成至...

根据本发明构思的一方面，提供了一种分子合成阵列，该分子合成阵列包括：衬底；绝缘层(202)，该绝缘层布置在衬底上；多个列线(102)和多个行线(104)，该多个列线沿着分子合成阵列(100)的列方向平行地延伸，该多个行线沿着分子合成阵列...

根据本发明构思的一方面，提供了一种分子合成阵列(100，100')，该分子合成阵列包括：衬底(208，208')；绝缘层(202，202')，该绝缘层布置在衬底(208，208')上；多个下部电极线(104)和多个上部电极线(102)，...