一种用于形成半导体结构(100)的方法，所述方法包括：形成层堆叠(110)；在层堆叠上形成栅极结构(250)；通过去除层堆叠(110)的至少一个第二牺牲层(132b)来形成至少一个腔(135)；沉积第一介电材料(201)，从而用该第一介...

在一方面，提供了一种SRAM器件，包括：多个位单元，每一位单元包括第一半单元和第二半单元，每一半单元包括第一和第二CFET器件，每一CFET器件包括底部器件和堆叠在底部器件顶部上的顶部器件，其中第一CFET器件包括由底部器件和顶部器件共...

本发明提供了一种用于形成半导体结构(100)的方法，该方法包括：在基板(102)上形成层堆叠(110)，所述层堆叠(110)包括：第一子堆叠；第二子堆叠(130)，第二子堆叠在第一子堆叠(120)上并包括在第一和第二牺牲层(132a，1...

鳍形结构(5)被形成在基底基板(1)上，该结构包括相交替的牺牲层和半导体层(3，4)的堆叠。然后相对于虚设栅极和相对于在虚设栅极之前或之后形成的掩模(6)来去除堆叠材料，从而形成具有U形侧壁(15)的横向凹部(14)，U形侧壁(15)由...

根据一方面，提供了一种用于3D NAND闪存的存储器单元，该存储器单元包括：栅极层；沟道层；存储器堆叠，其被布置在该栅极层和该沟道层之间并包括电荷陷阱层和隧穿氧化层，该电荷陷阱层面向该栅极层；以及被布置在该栅极层上的绝缘压电栅极层，其中...

本公开涉及CFET结构(10)。该CFET结构(10)包括至少一个CFET元件，该CFET元件包括第一晶体管结构(21)以及被布置在第一晶体管结构(21)上方并且包括源极和/或漏极结构(12b)的第二晶体管结构(22)；该CFET结构(...

本公开涉及一种3D动态随机存取存储器(DRAM)。本公开的3D DRAM包括阵列间CMOS(CbA)架构。该DRAM包括第一存储器阵列、第二存储器阵列、以及CMOS层，该CMOS层包括用于分别操作第一存储器阵列和第二存储器阵列的电路。该...

一种形成铁电器件(10、110)的中间体(1、11)，包括：铪锆氧化层(4)，包括四方相，并且至少一个与铪锆氧化层(4)物理接触的金属氧化物层(5,51,52)，其中，所述金属氧化物层(5,51,52)包含至少一个选自下组的金属阳离子：...

一种铁电器件(1,10)，其包括：铪锆氧化物层(2)，其掺杂有氧化还原活性金属阳离子掺杂剂并包含斜方相，以及金属氧化物层(3)，其包含与铪锆氧化物层(2)物理接触的氧化还原活性金属阳离子的氧化物，其中所述铪锆氧化物层(2)的金属阳离子掺...

一种场效应晶体管，包括：包括III族氮化物半导体材料的III族氮化物半导体堆叠，该III族氮化物半导体堆叠包括：漏极层、漂移层、主体层和源极层，由III族氮化物半导体材料形成的n掺杂区，该n掺杂区从该漂移层延伸到该主体层的第一部分中，其...

本公开涉及3D动态随机存取存储器(3D DRAM)。该DRAM包括具有存储器单元的3D阵列的块。该块包括沿第一轴堆叠的平面集合，包括连贯地堆叠的平面的子集。该子集中的每一平面包括按行和列组织的存储器单元的2D阵列。该块被划分成沿第二轴布...

本公开涉及动态随机存取存储器(DRAM)。具体而言，本公开提出了一种具有垂直位线的3D DRAM。该DRAM包括具有存储器单元的3D阵列的块。该块包括沿第一轴堆叠的多个平面。每一平面包括按照沿垂直于第一轴的第二轴延伸的行以及沿垂直于第一...

本公开涉及一种3D DRAM。该DRAM包括具有存储器单元的3D阵列的块。该块包括沿第一轴堆叠的多个平面，每一平面包括按照沿垂直于第一轴的第二轴延伸的行和沿垂直于第一和第二轴的第三轴延伸的列来组织的存储器单元的2D阵列。该块被划分成沿第...

提供了用于形成半导体器件的方法。该方法包括：执行正面加工，包括在基板(300)的正面(300a)上形成晶体管结构(100)，该晶体管结构(100)包括分别位于第一和第二源极/漏极区(115，125)中的第一源极/漏极体(110)和第二源...

本发明涉及从加工晶圆(1)的电介质或混合键合表面去除临时聚合物键合层(16)，所述加工晶圆包括多个管芯(3)，其通过混合键合或直接电介质至电介质键合键合至其他管芯或键合至基材。在晶圆的管芯侧，即管芯(3)的键合表面上产生聚合物键合层(1...

本文描述了基于约瑟夫森结的存储器器件及其使用方法。基于约瑟夫森结的存储器器件的示例包括多个超导回路。每个超导回路包括至少一个约瑟夫森结。该多个超导回路是电耦合的。该多个超导回路包括多个输入回路、多个读出回路以及至少一个共享回路。该多个超...

提供了一种集成电路器件(10)。该集成电路器件(10)包括时钟分配网络(30)，所述时钟分配网络(30)包括由第一组平行时钟线(34)和第二组平行时钟线(36)形成的时钟网格(32)，其中所述第一组时钟线(34)和第二组时钟线(36)被...

一种极紫外光刻掩模(1)，所述掩模(2)包括：多层反射镜(11)，以及位于所述多层反射镜(11)上方的经图案化吸收层(12)，其中所述吸收层(12)的厚度(t)在15至35nm之间并且折射率至多是0.93。

描述了一种用于表征半导体器件中的氧化物缺陷的方法。基于时间分辨的SILC数据，深度缩放的FET器件的活性氧化物缺陷总数和每一缺陷的特性可被确定。漏电流中的离散变化对应于单个缺陷的切换。贝叶斯启发算法被用来提取不同的电流电平，并且实验数据...

本公开涉及用于加工CFET器件的方法。该方法包括以下步骤：在基板上形成在一个方向上水平延伸的至少一个鳍结构，其中所述至少一个鳍结构包括第一层堆叠和位于第一层堆叠上方的第二层堆叠；在所述至少一个鳍结构周围形成一组栅极结构，其中所述一组栅极...