用于半导体器件的互连结构制造技术

公开了一种用于形成半导体器件的互连结构(10)的方法，其中导电层被形成在绝缘层(103)上并被蚀刻以形成第一导电线(101)。此后，间隔物(104)被形成在第一导电线的第一端部的侧壁上。该方法还包括形成平行于所述第一导电线的具有第二端部的第二导电线(108)，其中第二端部的侧壁被布置成邻接间隔物，使得第一和第二金属线沿着相同的线路延伸并且被间隔物分隔开。槽(109)被形成在第二金属线中，沿着第二金属线的一部分延伸，并且第二掩膜层(110)被布置在该槽中。(110)被布置在该槽中。(110)被布置在该槽中。

【技术实现步骤摘要】
用于半导体器件的互连结构


[0001]本专利技术构思涉及一种用于形成互连结构的方法以及这种互连结构。

技术介绍

[0002]现代电路制造通常包括形成用于互连功能电路中的诸半导体器件的电互连结构的工艺。互连结构可包括形成在有源器件区上方的一个或多个互连层或级。互连层包括布置在绝缘材料层中的水平导电路径或线路。不同互连层的导电路径可通过垂直延伸穿过绝缘层的导电通孔(via)来互连。
[0003]在常规电路制造中，互连层通常在本领域中被称为“双镶嵌工艺”的工艺中形成。根据这一办法，在绝缘层中蚀刻水平地延伸的沟槽。此外，在绝缘层中形成垂直地延伸的通路孔(via hole)。此后，用导电材料同时填充沟槽和通路孔，以在沟槽中形成导电线，并在通路孔中形成导电通孔。可重复该过程以形成诸互连层的堆叠。
[0004]在现代电路制造中，通常在沟槽形成期间采用多种图案化技术，诸如自对准双图案化(SADP)或四重图案化，以实现具有亚光刻临界尺寸的导电线图案。互连层的形成通常涉及形成多条“切割”导电线，即被间隙分隔开的间断的或不连续线段。“线切割”通常通过沟槽阻挡技术进行，其中可以在介电层中形成具有两个或更多个分开沟槽段的不连续沟槽。然后，可以根据双镶嵌工艺用导电材料填充诸分开沟槽段。
[0005]然而，在使用现有技术的图案化和蚀刻技术时，越来越难以满足对更具进取性的线间距的追求。

技术实现思路

[0006]因此，本专利技术构思的目的是提供一种允许形成互连结构的方法，该互连结构包括紧密间距、尖端到尖端的导电线。可从下文中理解其他目的或另外一些目的。
[0007]根据本专利技术构思的一方面，提供了一种用于形成用于半导体器件的互连结构的方法，该方法包括：
[0008]在绝缘层上形成导电层；
[0009]使用第一掩模层作为蚀刻掩模来蚀刻导电层以形成第一导电线；
[0010]在第一导电线的第一端部的侧壁上形成间隔物；
[0011]形成平行于第一导电线的具有第二端部的第二导电线，其中第二端部的侧壁布置成邻接间隔物，使得第一和第二金属线沿着相同的线路延伸并且被间隔物分隔开；
[0012]在第二金属线中形成槽(recess)，该槽沿着第二金属线的一部分延伸；以及
[0013]在槽中形成第二掩模层。
[0014]根据本专利技术构思的另一方面，提供了一种用于半导体器件的互连结构，包括：
[0015]布置在绝缘层上的第一导电线和第二导电线；该互连结构还包括将第一和第二导电线分隔开的间隔物，其中第一导电线的第一端部的侧壁和第二导电线的第二端部的侧壁邻接间隔物，使得第一和第二导电线沿着相同的线路延伸并被间隔物分隔开。互连器件还
包括覆盖第一导电线的第一掩模层和布置在第二金属线中的中的槽中的第二掩模层，该槽沿着第二金属线的一部分延伸。
[0016]本专利技术构思允许形成紧密间距或紧密尖端到尖端的导电线图案。与传统的镶嵌式工艺(其中导电线由沉积在预图案化沟槽中的导电材料层的各部分形成)相比，本专利技术的工艺允许通过蚀刻所沉积的导电层来形成第一导电线。此外，本专利技术的工艺允许通过在导电线之间布置间隔物来将导电线分隔开。换言之，本专利技术基于如下认识：与传统镶嵌式工艺相比，提供将两条导电线分隔开的间隔物有利地允许实现导电线之间的较小的尖端到尖端距离(其中尖端到尖端距离是指第一和第二导电线的端部之间的最小距离)。因此，专利技术人已经认识到，通过用间隔物将第一和第二导电线分隔开，可以实现低于10nm的尖端到尖端间距，因为第一和第二导电线之间的距离或间隔可以由间隔物的厚度来控制。通过紧密地控制间隔物厚度，可以实现对第一和第二导电线的端部之间的间隔的相应控制。因此，与例如现有技术的光刻工艺相比，可以相对容易地获得非常低的临界尺寸，诸如低于10nm的间隔物厚度。
[0017]间隔物还允许布置在第一和第二导电线上方的后续互连层中的通孔连接与间隔物自对准，并从而以类似的紧密间距被形成。上部互连层中的这种通孔连接可以被布置成接触由第二掩模层和间隔物限定的接触部。
[0018]可以通过对第二金属线的一部分开槽并用第二掩模层填充该槽来提供第二掩膜层。因此，可以认为导电线至少部分地被第二掩模层覆盖，从而允许(优选地邻接间隔物的)第二导电线的接触部被从上方接触。
[0019]如下文将进一步详细讨论的，第一和第二导电线的尖端到尖端布置可通过对第一导电线进行直接金属蚀刻、然后进行间隔物沉积并对第二导电线进行镶嵌式加工或直接金属蚀刻来实现。
[0020]间隔物可包括介电材料，诸如举例而言含碳材料层或含硅材料层，诸如非晶碳、多晶硅、非晶硅、氧化硅、氮化硅或碳化硅，其可例如通过CVD或ALD来沉积。沉积可以是各向同性的，从而得到在所有方向上具有相同厚度的基本上保形的层。或者，沉积可以具有更各向异性的性质，其中所得层的厚度可以在水平和垂直方向上变化。
[0021]术语“使用(掩模)层作为蚀刻掩模”在此意味着一个或多个下层被蚀刻，同时所述层抵消对所述层所覆盖的区域中的下层的蚀刻。因此，下层可被选择性地蚀刻到充当蚀刻掩模的所述层。
[0022]由此，相对于第二材料的特征“B”选择性地蚀刻第一材料的特征“A”是指将特征A和B暴露于蚀刻工艺中，其中特征A的蚀刻速率大于特征B。这可以通过选择特征A的材料和特征B的材料作为蚀刻工艺中具有不同蚀刻速率的材料组合来实现。因此，暴露于蚀刻工艺的特征A的各部分可被移除，而暴露于蚀刻工艺的特征B的各部分可被保留。在蚀刻工艺之后，特征B的保存可以是完整的(在蚀刻过程中特征B未受到明显影响的意义上)或至少是部分的(在特征B至少保留到在后续工艺步骤中可能发挥其预期功能的程度上)。特征A的材料的蚀刻速率与特征B的材料的蚀刻速率之比可以有利地是2:1或更高，但更优选是10:1或更高，或甚至更优选是40:1或更高，这尤其取决于蚀刻的持续时间和特征A和B的相对尺寸。
[0023]“导电层”通常指由导电材料形成的层。合适的导电材料的非限制性示例尤其包括Ru、Mo、W、Al和Co及其组合，并且可以优选地蚀刻以从第一导电层形成第一组导电线。还应
当理解，导电线可以由任何上述导电材料单独或组合地组成。
[0024]“间隔物”或“间隔线”是指布置在导电线(诸如第一和/或第三导电线)的侧壁上的一个层，优选地包括介电材料。间隔物可以限定分隔距离，诸如第一组导电线和第二组导电线之间的介电间隔。
[0025]“水平”通常理解为与各层和其上形成半导体器件的基板的主延伸平面平行的方向。因此，“垂直”通常理解为与各层和基板的主表面相垂直的方向。
[0026]在一些示例中，第二导电线可以在镶嵌式工艺中被形成。因此，可以在绝缘层上方沉积沟槽层，然后形成蚀刻在沟槽层中的沟槽，并用导电材料填充沟槽以形成第二导电线。应当理解，沟槽层可以在蚀刻选择性方面与间隔物不同，从而允许沟槽与间隔物自对准。在填充后，多余的材料可通过平面化或抛光(诸如化学
‑
机械抛光(CMP)工艺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成用于半导体器件的互连结构(10)的方法，所述方法包括：在绝缘层(103)上形成导电层；使用第一掩模层(102)作为蚀刻掩模来蚀刻所述导电层以形成第一导电线(101)；在所述第一导电线的第一端部的侧壁上形成间隔物(104)；形成平行于所述第一导电线的具有第二端部的第二导电线(108)，其中所述第二端部的侧壁被布置成邻接所述间隔物，使得第一和第二金属线沿着相同的线路延伸并且被所述间隔物分隔开；在所述第二金属线中形成槽(109)，所述槽沿着所述第二金属线的一部分延伸；以及在所述槽中形成第二掩模层(110)。2.根据权利要求1所述的方法，其特征在于，形成所述第二导电线包括：在所述绝缘层上方沉积沟槽层(105)；在所述沟槽层中蚀刻沟槽(107)；以及用导电材料填充所述沟槽以形成所述第二导电线。3.根据权利要求1所述的方法，其特征在于，形成所述第二导电线包括：在所述绝缘层上方形成第二导电层；以及使用第三掩模层(306)作为蚀刻掩模来蚀刻所述第二导电层以形成所述第二导电线。4.根据权利要求3所述的方法，其特征在于，包括：在所述第二导电线的第三端部的侧壁处形成保护层(309)，其中所述第三端部与所述第二端部相对。5.根据权利要求3或4所述的方法，其特征在于，所述第一掩模和所述第三掩模在蚀刻选择性方...

【专利技术属性】
技术研发人员：陶铮，S，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：